瑞萨推出第一代32位RISC-V CPU内核

RISC-V 现在支持 Linux 内核中的 Rust

RISC-V 现在支持 Linux 内核中的 Rust Rust 在主线 Linux 内核中的使用仍然相当有限，迄今为止只有几个基本驱动程序，而且还在进行大量的基础架构工作，但有许多新驱动程序和其他子系统支持即将推出。RISC-V 现在支持 Linux 内核中的 Rust，这在未来将变得更加重要。Linux 6.10 的 RISC-V 更新还增加了字节/半字比较交换功能、hwprobe 中的 Zihintpause 支持、PR_RISCV_SET_ICACHE_FLUSH_CTX prctl()，以及无锁 lockrefs 支持。有关 Linux 6.10 RISC-V 更新的更多详情，请参阅Git 合并。在硬件方面，除此请求之外，还有Milk-V Mars 支持和其他新增功能。 ... PC版：手机版：

中国移动发布全球首颗 RISC-V 内核超级 SIM 芯片

中国移动发布全球首颗 RISC-V 内核超级 SIM 芯片 RISC-V 内核超级 SIM 芯片 CC2560A 采用 32 位 RISC-V 安全内核，CPU 主频达到 120MHz，支持 7816 传输接口，通信速率相比现网超级 SIM 提升了 10 倍，算力较现网超级 SIM 翻一番，算法性能平均提升超 2 倍。

Google刚刚从Android内核中移除了对RISC-V的支持

Google刚刚从Android内核中移除了对RISC-V的支持 Android通用内核（ACK）是Android开源项目（AOSP）的主要分支，为移动和可穿戴设备上的所有第三方和Google自己的Android实现提供指导。从 ACK 和 AOSP 中移除对 RISC-V 的支持实际上意味着山景城正在"扼杀"其主要计算平台中的 ISA 本机实现。最近，许多芯片制造商和处理器设计人员都对 RISC-V 的未来进行了投资。2023 年 10 月，Google正式在Android系统中引入 RISC-V 支持。高通公司已经在为 Wear OS开发RISC-V 芯片，Wear OS 是专门为智能手表和其他类型的可穿戴小工具设计的Android版本。据中国制造商英韧科技（Yingren Technology）曾表示，在固态硬盘控制器领域，该开放标准甚至为 Arm 架构提供了一些竞争优势，而且效果明显更好。ACK/AOSP取消了对RISC-V的支持，这意味着即将发布的Android系统将无法使用RISC-V芯片，不过制造商可以定制移动操作系统，重新添加对ISA的支持。考虑到许多企业都对使用 RISC-V 感兴趣，Google阻止 AOSP 进一步发展该技术的决定令人费解。RISC-V ISA尚未在智能手机应用的适当SoC项目中实现，而新合并的ACK补丁很可能会成为这方面的重大障碍。在被问及对此问题的评论时，Google的一位代表告诉 Android Authority，移动操作系统未来将继续支持 RISC-V。由于 ISA 技术的"快速迭代"，Android 似乎还没有准备好为所有 Android 供应商提供单一的支持内核映像。Google向市场保证，它不会完全扼杀Android系统对 RISC-V 的支持，但将该架构推出 AOSP 意味着这一前景广阔的芯片标准的最终商业开发所需的时间将远远超过预期。与此同时，RISC-V 社区正在制定启动和运行时服务规范，为设备发现、系统管理和其他基本系统操作建立一个可互操作的操作系统平台。了解更多： ... PC版：手机版：

谷歌上传系列补丁，删除安卓 ACK 内核对 RISC-V 架构的支持

谷歌上传系列补丁，删除安卓 ACK 内核对 RISC-V 架构的支持安卓系统将继续支持 RISC-V。由于迭代速度很快，我们还没有准备好为所有供应商提供统一支持的镜像。我们已经从 GKI 中移除了支持 RISC-V 的相关补丁。 ACK = Android Common Kernel GKI = Android Generic Kernel Image

高通和谷歌正在为 Wear OS 开发 RISC-V 芯片

高通和谷歌正在为 Wear OS 开发 RISC-V 芯片高通，他们正与谷歌合作开发基于 RISC-V 架构的 Snapdragon Wear 芯片，这款新芯片将用于下一代 Wear OS 手表。高通声称，其 RISC-V Snapdragon Wear 芯片将使智能手表具有“定制内核、低功耗和更高性能”等功能。高通还表示，正在努力确保在首款采用 RISC-V 技术的商用 Wear OS 手表发布时，能够提供应用和“强大的”软件生态系统。高通公司没有透露首款智能手表的上市时间。

SemiAnalysis：苹果部分嵌入式核心正加速转向 RISC-V 架构