SK海力士、台积电宣布合作开发HBM4芯片 预期2026年投产

SK海力士、台积电宣布合作开发HBM4芯片 预期2026年投产 （来源：SK海力士）背景：什么是高带宽内存众所周知，高带宽内存是为了解决传统DDR内存的带宽不足以应对高性能计算需求而开发。通过堆叠内存芯片和通过硅通孔（TSV）连接这些芯片，从而显著提高内存带宽。SK海力士在2013年首次宣布HBM技术开发成功，后来被称为HBM1的芯片通过AMD的Radeon R9 Fury显卡首次登陆市场。后续，HBM家族又先后迎来HBM2、HBM2E、HBM3和HBM3E。SK海力士介绍称，HBM3E带来了10%的散热改进，同时数据处理能力也达到每秒1.18TB的水平。（HBM3E芯片成品，来源：SK海力士）技术的迭代也带来了参数的翻倍。举例而言，根据英伟达官方的规格参数表，H100产品主要搭载的是80GB的HBM3，而使用HBM3E的H200产品，内存容量则达到几乎翻倍的141GB。找台积电做些什么？在此次合作前，所有的海力士HBM芯片都是基于公司自己的制程工艺，包括制造封装内最底层的基础裸片，然后将多层DRAM裸片堆叠在基础裸片上。（HBM3E演示视频，来源：SK海力士）两家公司在公告中表示，从HBM4产品开始，准备用台积电的先进逻辑工艺来制造基础裸片。通过超细微工艺增加更多的功能，公司可以生产在性能、共享等方面更满足客户需求的定制化HBM产品。另外，双方还计划合作优化HBM产品和台积电独有的CoWoS技术融合（2.5D封装）。通过与台积电的合作，SK海力士计划于2026年开始大规模生产HBM4芯片。作为英伟达的主要供应商，海力士正在向AI龙头提供HBM3芯片，今年开始交付HBM3E芯片。对于台积电而言，AI服务器也是在消费电子疲软、汽车需求下降的当下，维持公司业绩的最强劲驱动因素。台积电预计2024财年的总资本支出大约在280-320亿美元之间，约有10%投资于先进封装能力。三巨头激战HBM市场根据公开市场能够找得到的信息，目前国际大厂里只有SK海力士、美光科技和三星电子有能力生产与H100这类AI计算系统搭配的HBM芯片。而眼下，这三家正隔着太平洋展开激烈的竞争。大概比SK海力士早大半个月，美光科技也在今年宣布开始量产HBM3E芯片。今年2月，正在加紧扩展HBM产能的三星也发布了业界容量最大的36GB HBM3E 12H芯片。英伟达上个月表示正在对三星的芯片进行资格认证，以用于AI服务器产品。研究机构Trendforce估算，2024年的HBM市场里，SK 海力士能够占到52.5%的份额，三星和美光则占42.4%和5.1%。另外，在动态随机存取存储器（DRAM）行业内，HBM的收入份额在2023年超过8%，预计在2024年能达到20%。对于SK海力士与台积电合作一事，普华永道高科技行业研究中心主任Allen Cheng认为是“明智的举措”。他表示：“台积电几乎拥有所有开发尖端AI芯片的关键客户，进一步加深伙伴关系，意味着海力士能吸引更多的客户使用该公司的HBM。” ... PC版： 手机版：

SK hynix宣布与台积电合作开发用于HBM4存储芯片的封装技术

SK hynix宣布与台积电合作开发用于HBM4存储芯片的封装技术 SK hynix 表示，与全球顶级代工厂台积电的合作将带来更多的 HBM 技术创新。通过产品设计、代工厂和存储器供应商之间的三方合作，此次合作有望在存储器性能方面实现突破。两家公司将首先致力于提高安装在 HBM 封装最底部的基础芯片的性能。HBM 是在采用 TSV 技术的基底芯片上堆叠核心 DRAM 芯片，并通过 TSV 将 DRAM 堆叠中的固定层数与核心芯片垂直连接成 HBM 封装。位于底部的基础芯片连接到 GPU，由 GPU 控制 HBM。SK hynix 采用专有技术制造 HBM3E 以下的基础芯片，但计划在 HBM4 的基础芯片上采用台积电的先进逻辑工艺，这样就可以在有限的空间内封装更多的功能。这也有助于 SK hynix 生产定制的 HBM，满足客户对性能和能效的需求。SK hynix和台积电还同意合作优化SK hynix的HBM和台积电的CoWoS技术的整合，同时合作应对客户在HBM方面的共同要求。K hynix 总裁兼 AI Infra 负责人 Justin Kim 说："我们期待与台积电建立强大的合作伙伴关系，帮助我们加快与客户的开放式合作，并开发出业界性能最佳的 HBM4。有了这次合作，我们将通过增强在定制存储器平台领域的竞争力，进一步巩固我们作为全面人工智能存储器供应商的市场领导地位。""多年来，台积电和 SK hynix 已经建立了牢固的合作伙伴关系。多年来，台积电与SK hynix已经建立了稳固的合作关系，我们共同致力于整合最先进的逻辑和最先进的HBM，提供全球领先的人工智能解决方案。展望下一代 HBM4，我们有信心继续紧密合作，提供最佳集成解决方案，为我们的共同客户开启新的人工智能创新。" ... PC版： 手机版：

韩媒：台积电、SK海力士组AI晶片联盟 传为反制三星

韩媒：台积电、SK海力士组AI晶片联盟 传为反制三星 （英文） 韩国媒体Pulse今天引述业界消息人士说法报导，SK海力士和台积电共同组成One Team战略同盟，双方的合作计划包括共同研发第6代高频宽记忆体（HBM），也就是HBM4。

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片 访问：NordVPN 立减 75% + 外加 3 个月时长 另有NordPass密码管理器 作为 2024 年欧洲技术研讨会演讲的一部分，台积电提供了一些有关其将为 HBM4 制造的基础模具的新细节，这些模具将使用逻辑工艺制造。由于台积电计划采用其 N12 和 N5 工艺的变体来完成这项任务，该公司有望在 HBM4 制造工艺中占据有利地位，因为内存工厂目前还不具备经济地生产这种先进逻辑芯片的能力（如果它们能生产的话）。对于第一波 HBM4，台积电准备采用两种制造工艺：N12FFC+ 和 N5。虽然它们的目的相同将 HBM4E 内存与下一代 AI 和 HPC 处理器集成，但它们将以两种不同的方式连接用于 AI 和 HPC 应用的高性能处理器内存。台积电设计与技术平台高级总监表示："我们正与主要的 HBM 存储器合作伙伴（美光、三星、SK 海力士）合作，在先进节点上实现 HBM4 全堆栈集成。N12FFC+高性价比基础芯片可以达到HBM的性能，而N5基础芯片可以在HBM4速度下以更低的功耗提供更多的逻辑。"台积电采用 N12FFC+ 制造工艺（12 纳米 FinFet Compact Plus，正式属于 12 纳米级别的技术，但其根源来自台积电久经考验的 16 纳米 FinFET 生产节点）制造的基础芯片将用于在系统级芯片（SoC）旁边的硅中间件上安装 HBM4 存储器堆栈。台积电认为，他们的 12FFC+ 工艺非常适合实现 HBM4 性能，使内存供应商能够构建 12-Hi(48 GB) 和 16-Hi 堆栈（64 GB），每堆栈带宽超过 2 TB/秒。高级总监说："我们还在为 HBM4 优化 CoWoS-L 和 CoWoS-R。CoWoS-L和CoWoS-R都[使用]超过八层，以实现HBM4的2000多个互连的路由，并具有[适当的]信号完整性"。N12FFC+ 上的 HBM4 基础芯片将有助于使用台积电的 CoWoS-L 或 CoWoS-R 先进封装技术构建系统级封装 (SiP)，该技术可为内插件提供高达 8 倍网纹尺寸的空间，足以容纳多达 12 个 HBM4 存储器堆栈。根据台积电的数据，目前，HBM4 在电流为 14mA 时的数据传输速率可达 6 GT/s。台积电代表解释说："我们与 Cadence、Synopsys 和 Ansys 等 EDA 合作伙伴合作，对 HBM4 通道信号完整性、IR/EM 和热精度进行认证。"同时，作为更先进的替代方案，内存制造商还可以选择台积电的 N5 工艺来生产 HBM4 基础芯片。采用 N5 工艺的基础芯片将包含更多的逻辑，功耗更低，性能更高。但可以说最重要的好处是，这种先进的工艺技术将实现非常小的互连间距，大约为 6 至 9 微米。这将使 N5 基本芯片与直接键合技术结合使用，从而使 HBM4 可以直接在逻辑芯片上进行三维堆叠。直接键合技术可实现更高的内存性能，这对于一直在渴求更多内存带宽的人工智能和高性能计算芯片来说将是一个巨大的推动。我们已经知道台积电和 SK Hynix 正合作开发 HBM4 基础芯片。台积电很可能也会为美光生产 HBM4 基础芯片。否则，我们会更惊讶地看到台积电与三星合作，因为这家企业集团已经通过其三星代工部门拥有了自己的先进逻辑晶圆厂。 ... PC版： 手机版：

台积电准备推出基于12和5纳米节点的下一代HBM4基础芯片

台积电准备推出基于12和5纳米节点的下一代HBM4基础芯片 访问：NordVPN 立减 75% + 外加 3 个月时长 另有NordPass密码管理器 作为 2024 年欧洲技术研讨会演讲的一部分，台积电提供了有关将为 HBM4 制造的基础芯片的一些新细节，该芯片将使用逻辑工艺构建。由于台积电计划采用其 N12 和 N5 工艺的变体来完成这项任务，该公司预计在 HBM4 制造工艺中占据有利地位，因为内存工厂目前没有能力经济地生产如此先进的逻辑芯片如果他们能够生产的话他们根本。对于第一波 HBM4，台积电准备使用两种制造工艺：N12FFC+ 和 N5。虽然它们服务于相同的目的将 HBM4E 内存与下一代 AI 和 HPC 处理器集成但它们将以两种不同的方式用于连接 AI 和 HPC 应用程序的高性能处理器的内存。台积电设计与技术平台高级总监表示：“我们正在与主要 HBM 内存合作伙伴（美光、三星、SK 海力士）合作，在先进节点上实现 HBM4 全堆栈集成。” “N12FFC+ 具有成本效益的基础芯片可以达到 HBM 的性能，而 N5 基础芯片可以在 HBM4 速度下以低得多的功耗提供更多逻辑。”台积电采用 N12FFC+ 制造工艺（12nm FinFet Compact Plus，正式属于 12nm 级技术，但其根源于台积电经过充分验证的 16nm FinFET 生产节点）制造的基础芯片将用于在硅片上安装 HBM4 内存堆栈片上系统 (SoC) 旁边的中介层。台积电认为，他们的 12FFC+ 工艺非常适合实现 HBM4 性能，使内存供应商能够构建 12-Hi (48 GB) 和 16-Hi 堆栈 (64 GB)，每堆栈带宽超过 2 TB/秒。“我们还在针对 HBM4 优化 CoWoS-L 和 CoWoS-R，”台积电高级总监说道。“CoWoS-L 和 CoWoS-R 都[使用]超过八层，以实现 HBM4 的路由超过 2,000 个互连，并具有[适当的]信号完整性。”N12FFC+ 上的 HBM4 基础芯片将有助于使用 TSMC 的 CoWoS-L 或 CoWoS-R 先进封装技术构建系统级封装 (SiP)，该技术可提供高达 8 倍标线尺寸的中介层 足够的空间容纳多达 12 个 HBM4 内存堆栈。根据台积电的数据，目前HBM4可以在14mA电流下实现6GT/s的数据传输速率。“我们与 Cadence、Synopsys 和 Ansys 等 EDA 合作伙伴合作，验证 HBM4 通道信号完整性、IR/EM 和热精度，”台积电代表解释道。同时，作为一种更先进的替代方案，内存制造商还可以选择采用台积电的 N5 工艺来生产 HBM4 基础芯片。N5 构建的基础芯片将封装更多的逻辑，消耗更少的功耗，并提供更高的性能。但可以说，最重要的好处是，这种先进的工艺技术将实现非常小的互连间距，约为 6 至 9 微米。这将允许 N5 基础芯片与直接键合结合使用，从而使 HBM4 能够在逻辑芯片顶部进行 3D 堆叠。直接键合可以实现更高的内存性能，这对于总是寻求更多内存带宽的 AI 和 HPC 芯片来说预计将是一个巨大的提升。我们已经知道 台积电和 SK 海力士在 HBM4 基础芯片上进行合作。台积电也可能为美光生产 HBM4 基础芯片。否则，我们会更惊讶地看到台积电与三星合作，因为该集团已经通过其三星代工部门拥有自己的先进逻辑工厂。台积电特殊工艺产能扩产50%随着德国和日本的新工厂全部建成，以及中国产能的扩张，台积电计划到 2027 年将其特种技术产能扩大 50%。该公司在欧洲技术研讨会上透露本周，台积电预计不仅需要转换现有产能以满足特殊工艺的需求，甚至还需要为此目的建造新的（绿地）晶圆厂空间。这一需求的主要驱动力之一将是台积电的下一个专用节点：N4e，一个 4 纳米级超低功耗生产节点。“过去，我们总是对即将建成的晶圆厂进行审查阶段，但在台积电很长一段时间以来，我们第一次开始建设绿地晶圆厂，以满足未来的专业技术要求，”台积电业务发展和海外运营办公室高级副总裁Kevin Zhang博士出席活动时候说。“在未来四到五年内，我们的专业产能实际上将增长 1.5 倍。通过这样做，我们实际上扩大了制造网络的覆盖范围，以提高整个晶圆厂供应链的弹性。”除了 N5 和 N3E 等著名的主要逻辑节点之外，台积电还为功率半导体、混合模拟 I/O 和超低功耗应用（例如物联网）等应用提供一套专用节点。这些通常基于该公司的落后制造工艺，但无论底层技术如何，这些节点的容量需求都随着台积电主要逻辑节点的需求而增长。所有这些都要求台积电重新评估他们如何规划其专业节点的容量。台积电近年来的扩张战略追求几个目标。其中之一是在台湾以外建立新的晶圆厂；另一个是普遍扩大产能，以满足未来对所有类型工艺技术的需求这就是该公司正在建设专业节点产能的原因。目前，台积电最先进的专用节点是N6e，是N7/N6的变体，支持0.4V至0.9V之间的工作电压。对于 N4e，台积电正在考虑低于 0.4V 的电压。尽管目前台积电并未透露太多计划节点的技术细节；考虑到该公司在这里的历史，我们预计一旦新流程准备就绪，他们明年将有更多的话题可以讨论。 ... PC版： 手机版：

传台积电协同创意电子拿下SK海力士芯片大单

传台积电协同创意电子拿下SK海力士芯片大单 报道称，业界传出，创意电子已经拿下SK海力士在HBM4芯片委托设计案订单，预期最快明年设计定案，将依高效能或低功耗不同，分别采用台积电12纳米及5纳米生产，预期下半年委托设计（NRE）开案将明显贡献营收，抢进HBM供应链。报道指出，业界推测，HBM4最大转变除了堆叠高度增加到16层DRAM堆叠之外，为了增加频宽传输速度，HBM底部还需要加上逻辑IC，成为新一代HBM4最大变革，亦可能是JEDEC放宽堆叠高度限制的原因之一，而这颗至为关键的逻辑IC即基础介面芯片。ASIC芯片设计服务、IP公司创意电子（GUC）公布2024年第一季度财务数据，当季合并营收56.9亿元新台币（单位下同），年减13%、季减9.8%；毛利率29.7%，年减2.2%；税后纯益6.63亿元，年减29%，EPS 4.94元。财报显示，创意电子第一季度营收，来自委托设计（NRE）为13.86亿元新台币，年减7%；晶圆产品（Turnkey）营收41.64亿元，年减16%。另外，人工智能与网络通信应用芯片合计贡献创意第一季营收39%，与消费性电子应用占比相当；工业应用则占14%、其他应用8%。 显示创意在AI及网通应用领域已具备一定实力。（校对/赵碧莹）相关文章:台积电与SK hynix 结成AI战略联盟 共同推进面向下一代GPU的HBM4存储 ... PC版： 手机版：