三星开始量产首款3nm Exynos芯片 Galaxy S25有望首发

三星开始量产首款3nm Exynos芯片 Galaxy S25有望首发 此外，工程师还使用Synopsys Fusion Compiler（电子设计自动化工具）来实现更高的性能、更低的功耗并优化芯片面积。三星和Synopsis声称，后者的设计自动化工具有助于将芯片的频率提高300MHz，同时将功耗降低10%。这些工具包括设计分区优化、多源时钟树综合（MSCTS）、智能线优化和更简单的分层方法。三星以前生产的芯片在持续使用情况下，常常会出现耗电量大和性能下降的问题，如今三星推出的GAA技术，有望解决这类问题。 ... PC版： 手机版：

A17 PRO- 首个 3nm 芯片

A17 PRO - 首个 3nm 芯片 - EUV 制造，12 个原子宽 - 19B 晶体管 - 新设计的 6C CPU - P 核 10% 提升，更好的分支预测，，更宽 - 2P + 4E - E 核3x P/W 对比竞争对手 - 16C NPU 35TOPS，2x 速度，更好的端侧 AI - 先进的 USB 3 - AV1 解码能力 - ProRes 引擎 - 全新的果 shader GPU - 6C GPU，20% 性能提升 - mesh shading 等新功能 - 硬件光追，移动端最快 - 更好的能耗比 - MetalFX 上变换（果味 DLSS？） - 8FPS 到 30FPS，提升了大概 4x，对比的是 A16 Bionic

如何评价网传 ASML「掀老底」称 3nm 芯片实际为 23nm，1nm 芯片是 18nm？

如何评价网传 ASML「掀老底」称 3nm 芯片实际为 23nm，1nm 芯片是 18nm？ 鬼谋师的回答 我想起来了一个很多年前的新闻。台积电对此的回应是，其实从350nm开始，工艺中的数字就已经不代表物理尺度了,其实也算是承认7nm工艺并非真的7nm。7nm或者N7只是行业标准话术而已，后续的5nm或者N5也是如此。 另外我也给一个2017年的文献吧。在微米时代，一般这个技术节点的数字越小，晶体管的尺寸也越小，沟道长度也就越小。但是在22 nm 节点之后,晶体管的实际尺寸,或者说沟道的实际长度,是长于这个数字的。比方说,英特尔的 14 nm 的晶体管，沟道长度其实是20 nm左右。对于从业者来说，工艺名称（工艺代号）≠物理尺寸 应该是常识。 对于芯片领域的媒体人，他们好多人也知道这个事，并且也写了很多相关的科普文章。 可能会有一些专业知识不太丰富的媒体人会把这个当成“大瓜”吧。可能会误以为ASML爆料了什么行业内的惊人黑幕。 （说实话，发新闻之前哪怕查查知乎都不至于出现这种理解） 半导体工艺制程中的7nm、5nm究竟指的什么意思？ 知乎上关于“5nm工艺不是物理上的5nm 7nm工艺不是物理上的7nm”这类讨论已经很多了。 via 知乎热榜 (author: 鬼谋师)

华为Pura 70 Pro/Ultra现场检测：首发搭载全新麒麟9010芯片

华为Pura 70 Pro/Ultra现场检测：首发搭载全新麒麟9010芯片 根据软件检测显示，该芯片采用12核心CPU架构，分别是2 x 2.3GHz+6 x 2.18GHz+4 x 1.55GHz核心，GPU则是麒麟9000S同款的Maleoon 910。作为对比，麒麟9000S采用8核心CPU架构，分别是1 x 2.62Ghz泰山核心+3 x 2.15Ghz泰山核心+4 x 1.53Ghz的A510核心。值得注意的是，麒麟9000S超大核、大核心都配备了超线程技术。目前，麒麟9010是否具有超线程，以及实际核心是否与软件检测一致还尚未完全确定。有消息称，麒麟9010只是基于麒麟9000S的小改版，12核心只是超线程的调度器占位，实际依然是8核心的1+3+4架构。 ... PC版： 手机版：