AMD Zen 5执行引擎泄露 采用真正的512位FPU

AMD Zen 5执行引擎泄露 采用真正的512位FPU 目前,AMD 在 "Zen 4 "上使用双泵送 256 位 FPU 来执行 AVX-512 工作负载。更新后的 FPU 将大大提高内核在利用 512 位 AVX 或 VNNI 指令的工作负载(如人工智能)中的性能。 为 "Zen 5 "提供 512 位 FPU 意味着 AMD 还必须扩大辅助设备的规模所有为 FPU 提供数据和指令的组件。因此,公司增加了 L1 DTLB 的容量。加载-存储队列已经扩大,以满足新 FPU 的需要。L1 数据高速缓存的带宽增加了一倍,大小增加了 50%。L1D 的大小从 "Zen 4 "的 32 KB 增加到现在的 48 KB。FPU MADD 延迟时间缩短了 1 个周期。除了 FPU,AMD 还将整数执行管道的数量从 "Zen 4 "的 8 个增加到 10 个。每个内核的独占二级缓存大小仍为 1 MB。 ... PC版: 手机版:

相关推荐

封面图片

AMD Zen 5 执行引擎曝光:采用真正的 512-bit FPU

AMD Zen 5 执行引擎曝光:采用真正的 512-bit FPU Zen 4 处理器在执行 AVX-512 指令工作负载的时候,使用的是双路 256-bit FPU,而在 Zen 5 将使用真正的 512-bit FPU,在处理 512-bit AVX 或者 VNNI 指令方面会有更高的性能表现。

封面图片

AMD Zen5性能暴涨40%的秘密:独享AVX-512指令集大升级

AMD Zen5性能暴涨40%的秘密:独享AVX-512指令集大升级 Zen4架构的AVX-512指令集是通过两个256位FPU浮点单元来组合执行的,可以更灵活一些,功耗也更低,但性能达不到极致。Zen5架构将会引入512位FPU单元,可以直接执行AVX-512,性能更强,也可高效执行VNNI等指令,更有利于提升AI表现。为此,Zen5架构也会在其他方面升级配合,方便喂给FPU单元足够的数据和指令。比如增大一级缓存DTLB,一级数据缓存容量从32KB增大到48KB,比如载入存储队列加宽,比如FPU MADD延迟缩短一个时钟周期,等等。此外,Zen5架构的整数执行流水线也会从8条增加到10条。不过,二级缓存容量保持不变,每核心还是1MB。 ... PC版: 手机版:

封面图片

AVX-512加持 AMD Zen5旗舰锐龙9 9950X理论跑分暴涨45%

AVX-512加持 AMD Zen5旗舰锐龙9 9950X理论跑分暴涨45% 测试中,锐龙9 9950X搭配的是双通道DDR5-8000,时序为34-45-40-42。AES加密测试中,锐龙9 9950X跑出了746991MB/s的惊人成绩,对比现有旗舰锐龙9 7950X提升了多达45%,更是领先i9-13900K 55%至多(14900K/14900KS都是超频版也不会差多少),甚至比32核心的线程撕裂者7975WX都高出了11%。FP32单精度、FP64双精度浮点测试中,锐龙9 9950X对比7950X、13900K的优势分别也有39%、60%,即便面对7975WX也只落后13%、16%。 当然,这里不能不提一个重要因素:AVX-512。AMD Zen4架构开始支持这一原本属于Intel的独门绝技,但因为大小核混合架构设计,Intel反而失去了它。 ... PC版: 手机版:

封面图片

AMD"Strix Point"芯片注释显示Zen 5+Zen 5c核心布局

AMD"Strix Point"芯片注释显示Zen 5+Zen 5c核心布局 虽然"Strix Point"实现了"Zen 5",但芯片上的 12 个 CPU 内核并非都是"Zen 5"的常规变体。该芯片有四个"Zen 5"内核和八个"Zen 5c"紧凑型内核。Nemez(GPUsAreMagic)根据 System360Cheese 在 AMD Computex 主题演讲上提供的高分辨率照片尝试对"Strix Point"芯片进行了注释,并有了一些有趣的发现。注释显示,四个常规的"Zen 5"内核(每个内核都有 1 MB 的专用二级缓存)共享一个 16 MB 的三级缓存。而八个"Zen 5c"内核则共享一个较小的 8 MB L3 高速缓存,可能是一个独立的 CCX,它们还各有一个 1 MB 的二级缓存。在使用不需要大量数据的普通 INT 和 FP 基准测试时,"Zen 5c"内核的 IPC 与"Zen 5"内核相同;但在使用大量流数据的工作负载时,"Zen 5c"内核的 IPC 可能会落后于"Zen 5"内核。此外,与普通的"Zen 4"核心相比,上一代"Zen 4c"核心传统上只能使用较低的频率,因为物理结构紧凑的核心无法承受较高的核心电压。如果"Zen 5c"的情况也是如此,那么我们在"Strix Point"上看到的将是一个有趣的混合核心配置,其中包含八个高IPC效率核心。 ... PC版: 手机版:

封面图片

AMD Zen5越来越近 Linux GCC编译器已支持

AMD Zen5越来越近 Linux GCC编译器已支持 目前已支持的新指令集有:AVXVNNI、MOVDIRI、MOVDIR64B、AVX512VP2INTERSECT、PREFETCHI。后续,AMD还会不断更新更多优化与增强,让开发者可以提前熟悉并利用Zen5的新技术特性。Zen5首发产品预计是代号Stirx Point的新一代锐龙8050系列主流笔记本处理器,大概率在台北电脑展上官宣,使用Zen5/5c混合架构和RDNA 3.5 GPU。后续还有面向高端桌面和游戏本的Granite Ridge,Zen5 CPU搭档RDNA2 GPU。明年会有集成3D缓存的桌面版Granite Ridge、移动版Fire Range,以及面向轻薄本的Strix Halo,后者也是Zen5/5c、RDNA3.5。至于Turin EPYC,肯定也得等明年了。 ... PC版: 手机版:

封面图片

AMD Zen 5 "Granite Ridge"Ryzen台式机CPU真身泄露

AMD Zen 5 "Granite Ridge"Ryzen台式机CPU真身泄露 有趣的是,它的 OPN ID 是 100-000001290-11,因为我们之前已经看到过这一泄露信息。根据我们所了解的情况,这可能是我们第一次看到 AMD 基于 Zen 5 核心架构的下一代 Ryzen 桌面 CPU 系列,代号为"Granite Ridge"。我们可以发现 AMD Zen 5"Ryzen"Granite Ridge CPU 采用了与现有 Ryzen 7000 和 Ryzen 8000G 芯片相同的 IHS。这种 IHS 设计被称为章鱼式,所有电容都位于 IHS 外部。这是一个 ES 样品,因此我们不知道芯片的 IHS 和芯片之间是否使用了基于焊接或 TIM 的接口,但众所周知,较高性能的 Ryzen CPU 的 IHS 下方都有镀金处理,以获得更好的热传导效果。该芯片在马来西亚制造(2024 年)。据称 AMD Zen 5 CPU 之前在 Einstein@Home 和 LHC@home 数据库中被发现。这两个数据库中的条目都指出这是一款 8 核 16 线程的工程样品,该特定 SKU 的 OPN 字符串如下:"AuthenticAMD AMD Eng Sample: 100-000001290-11_N [Family 26 Model 64 Stepping 0]"据说这款 CPU 可能是 AMD Zen 5 芯片的原因是,Family 24 曾用于 Zen 3 和 Zen 4 芯片。据说 Zen 5 属于"Family 25"。最近,我们看到几款 AMD Zen 5"Granite Ridge"Ryzen CPU 在出货清单中出现。我们已经在泄露的信息中看到了至少三个样品,一个 8 核和一个 6 核变体,其中 8 核的 TDP 为 170W,6 核的 TDP 为 105W。6 核版本的 OPN 代码也与图片中的样品非常相似,但泄露者确实提到它是 8 核 16 线程版本。与最终的零售版本相比,早期的工程样品预计会有不同的配置和规格,因此是 8 核还是 6 核芯片并不重要。 ... PC版: 手机版:

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人