#大公司负面或内幕消息

#大公司负面或内幕消息 关于郑州富士康，找到了几组数据： 1、郑州富士康有三个厂区，分别是郑州航空港厂区、经开区厂区、中牟县厂区。共有近35万员工，现在情况最严重的港区富士康就有20多万工人。 2、郑州富士康是世界上最大的苹果手机组装工厂，全球一半的苹果手机产自郑州，平均1分钟组装350部手机，每天产量约50万部。 3、2009年至2018年，9年时间，郑州常住人口增加了260万，其中几乎一半的增量来自富士康。 4、2019年郑州进出口总额达到4129.9亿元，位居中部6省第一，其中，郑州富士康2019年度出口总额为2199亿元，进口总额为1138亿元，总计占郑州进出口总额的近81%。

上海市据报编制数据清单 可更快传输到海外

上海市据报编制数据清单 可更快传输到海外 中国上海市据报编制一份无需安全评估，即可传输到海外的数据清单。 中国官方2022年发布《数据出境安全评估办法》，要求向境外提供重要数据的数据处理者，向国家网信部门申报数据出境安全评估。 据路透社星期五（5月17日）报道，此举导致数据传输无限期延迟，也引起外国企业的关注。金融领域和特斯拉等外国公司曾游说中国官方允许跨境共享信息。 报道引述政府文件称，上海市政府已编制第一批“普通数据”，涉及智能与网联汽车、共同基金和生物医药三个领域。涉及这些领域的数据传输监管过程会是最少的。 文件称，在上海自由贸易试验区临港新片区注册的企业，将获准在为期一年的试点计划中，将列在清单上的数据传输到海外，无需进一步的安全评估。特斯拉上海工厂便坐落在临港新片区。 据报道，上海市星期五举办了一场活动，宣布这项清单。出席这场活动的企业收到了上述文件。 该文件详细介绍了关于临港成为跨境数据中心、范围更广泛的计划，以及被归类为“普通数据”的三个领域具体情况。 列入清单的汽车领域数据包括与制造有关的信息，例如采购和库存；汽车设计、测试等研发信息；售后服务与二手车销售信息。 2024年5月17日 4:46 PM

据报道，苹果公司达成了一项协议，以让亚马逊美区苹果产品页面变得更干净

据报道，苹果公司达成了一项协议，以让亚马逊美区苹果产品页面变得更干净 据报道，苹果与亚马逊达成协议，将竞争对手的广告从 iPhone、iPad、MacBook 以及其他苹果产品的页面上删除。该协议使苹果产品的搜索结果和产品页面比竞争对手更加干净。 虽然亚马逊仍然在苹果产品的搜索结果页上列出竞争产品，但限制了位置。例如，当你在亚马逊上搜索 iPhone 15 时，你只会在页面底部看到广告横幅。搜索竞争设备（例如三星 Galaxy S23）时，会在整个结果页面中显示其他产品和服务的广告。 除了清理苹果的搜索结果外，亚马逊还减少了苹果产品页面的广告。而三星等公司的产品页面则不然，它们的页面下部往往充斥着其他品牌的推荐商品。

Starlink完成升级：美国峰值时延下降 200多个软件正在卫星里运行

Starlink完成升级：美国峰值时延下降 200多个软件正在卫星里运行 在 Starlink 推出的初期，用户报告的下载速度令人印象深刻，因为卫星数量足以满足要求。然而，在接下来的几年中，由于新用户注册该服务的速度快于 SpaceX 发射卫星的速度，中值速度有所下降。时延，即信息包从用户电脑传输到用户电脑再传输回来所需的时间，在 Starlink 项目上也颇具争议。事实上，美国联邦通信委员会（FCC）曾怀疑 SpaceX 能否为美国服务不足的地区提供低延迟的互联网，这也导致监管机构取消了 SpaceX 为 Starlink 提供的 8.86 亿美元拨款。现在，SpaceX 公司最新发布的 Starlink 白皮书指出，该服务在美国的中位时延和峰值时延分别降低了 30% 和 60%。目前，两者的时延分别为 33 毫秒和 65 毫秒，而全球 Starlink 用户的中位时延和峰值时延则分别降低了 25% 和 35%。SpaceX 为 Starlink 提供的最新延迟数据。太空探索技术公司SpaceX 还分享了星链（Starlink）网络延迟的诱因和解决措施。该公司早些时候宣布，Starlink 星座中的一万多个激光链路现已投入使用，但根据最新的细节，这些激光链路最终也增加了 Starlink 的延迟。这是因为激光是最后的手段，当 Starlink 卫星无法找到与地面站的连接时就会使用激光。这自然会延长数据包的传输路径，最终导致星链系统出现延迟。降低星链延迟的变化包括硬件和软件升级。在前者方面，SpaceX 计划在美国增加六个存在点（PoP），这些点是数据从 Starlink 地面站传输到的地方，更多的 PoP 将减少用户与 PoP 通信的时间。在软件方面，引入了处理更多卫星链路的地面站能力，路由器的软件升级将使用户能够同时运行多个重型应用程序。另一项升级涉及用户与卫星的通信，并关注卫星可覆盖的用户数量以及他们能够共享的网络资源。SpaceX分享说，自2024年开始，工程师们已经"累计部署和测试了193个不同的卫星软件构建、75个网关软件构建、222个Starlink软件构建和57个WiFi软件构建"。最新的Starlink升级是在SpaceX公司继续依靠"猎鹰9号"（Falcon 9）发射卫星并在德克萨斯州进行第三次"星际飞船"（Starship）飞行的同时进行的。Starship投入运行后，将为Starlink网络提供关键的容量提升，使SpaceX能够大幅增加每次任务可发射的卫星数量。 ... PC版： 手机版：

赌城“大圆球”技术细节：配备4000TB闪存：分辨率高达16K

赌城“大圆球”技术细节：配备4000TB闪存：分辨率高达16K 它是Sphere Entertaiment公司与日立子公司Hitachi Vantara合作的产物，后者专门从事数据处理、云存储等基础设施业务。Sphere Entertaiment给出的最新数据显示，这个巨型球球的内外屏都支持16K超高清分辨率，为此使用了27个计算节点，每一个都能借助Hitachi Vantara的软件，传输4K视频，再汇聚成16K。它还支持完整的4:4:4 chroma下采样技术，显示延迟只有大约5毫秒。整套系统使用了多达4PB的闪存存储阵列，也就是4000TB，传输速度高达400GB/s。为了获得16K分辨率的片源，Sphere Entertaiment还开发了自己的摄像头Big Sky，最高甚至可以捕捉18K分辨率。有机会，大家一定要去体验体验，那种震撼，是无法传达的。 ... PC版： 手机版：

一文看懂台积电的前沿新技术

一文看懂台积电的前沿新技术 本文依序介绍：先进制程相关技术：N3 家族／N2 制程／NanoFlex／A16／超级电轨／CFET先进封装相关技术：SoW / 3DFabric / SoIC (&Hybrid bonding) / CoWoS/InFo特殊制程相关技术：硅光子先进制程1、N3 家族N3E 去年第四季进入量产，至于今年下半年准备量产的N3P，良率表现接近N3E，目前已经客户产品设计定案（tape-out）。台积电指出，由于N3P 在效能、功耗、面积（PPA）表现更优异，大多数3 纳米产品都将采用N3P 制程技术，未来可看到更多高阶产品进入3 纳米时代。产能部分，受惠HPC、手机需求，台积电今年3 纳米产能比去年增加三倍多，其实还不够，还在努力满足客户需求。2、N2 制程N2 制程采用纳米片（Nanosheet）晶体管，提供更优异能源效率。目前2 纳米技术进展顺利，纳米芯片转换表现达到目标90%、转换成良率也超过80%，预计2025 年量产。未来会有更多N2 家族出现，包括N2P、N2X 等应用。3、NanoFlex台积电N2 技术将搭配NanoFlex，在设计技术协同优化有新的突破。NanoFlex 为芯片设计人员提供灵活的2纳米标准元件，这是芯片设计的基本构建模组，高度较低的元件能节省面积，并拥有更高功耗效率；高度较高的元件则将效能最大化。过去设计很难把不同高度的元件整合在一起，而台积电最新技术能帮助客户在相同的设计区块中优化高低元件组合，可提升15%的速度，进而在应用的功耗、效能及面积（ PPA）之间取得最佳平衡。4、A16A16 技术将使用下一代纳米片技术结合超级电轨（Super Power Rail）架构，预计2026 年下半年量产。这次会采用不同布线，台积电认为这是高效能运算（HPC）产品的最佳解决方案。相较于N2P 制程，使用超级电轨的A16 在相同Vdd（工作电压）下，运算速度增加8~10%，在相同速度下，功耗降低15~20%，芯片密度提升高达1.10X。5、超级电轨随着芯片堆叠层数越来越多，供电逐渐成为问题，因为需要穿越10 到20 层堆叠才能为下方的晶体管提供电力和数据讯号，且互连线和电源线共存的线路层架构也逐渐混乱，加上传统制程涉及打洞，会消耗掉晶体管面积，因此背面供电技术变得越来越重要。台积电的“超级电轨”将供电网路移到晶圆背面，使晶圆正面释放更多讯号网路的布局空间，提升逻辑密度和效能，另改善功率传输，大幅减少IR 压降。台积电也表示，这项技术是业界首创，保留栅极密度与元件宽度的弹性。6、CFET晶体管架构从平面式（planer）发展到FinFET，再转至纳米片架构，下一个制程之一是“互补式场效晶体管”（CFET），即将nFET 和pFET 垂直堆叠。这项技术将硅（Si）和锗（Ge）等不同材料从上下方堆叠，使p 型和n 型的场效晶体管更靠近。透过这种叠加方式，CFET 消除n to p 分开的瓶颈，将运作单元活动区域（cell active area）面积减少2 倍。台积电指出这项技术可大幅改善零组件电流，使CFET 密度提升1.5~2 倍。目前台积电已成功验证在晶圆上，可把nFET 和pFET 放在晶体管上。张晓强过去也在ISSCC 2024 分享台积电实验室成功做出的CFET 架构，当时他表示“这是在实验室做出来真正的整合元件，可以看到曲线多么漂亮（下图左），这在推动晶体管架构的创新上是一大里程碑”。先进封装1、SoW（系统级整合技术）SoW 采用台积电InFO 和CoWoS 封装技术，用整个晶圆将逻辑裸晶（Logic Die）和HBM 记忆体整合起来。台积电希望不只是Chip Level，希望透过System level 使性能、速度等面向都有所提升。目前采用InFO 技术的系统级晶圆已经量产，计画开发并推出采CoWoS 技术的系统级晶圆，整合SoC 或SoIC、HBM 及其他元件，预计2027 年量产。目标用于AI、HPC 领域，扩充下一代数据中心所需的运算能力。2、3DFabric台积电3DFabric 技术家族包含SoIC、CoWoS、InFO 三大平台，包括2D 和3D 前端和后端互连技术。3、SoICSoIC 平台用于3D 硅芯片堆叠，并提供SoIC-P（Bumped）和SoIC-X（Bumpless） 两种堆叠方案。SoIC-P 是微凸块堆叠解决方案，适用行动应用等讲求成本效益的应用。另一个SoIC-X 解决方式采Hybrid Bonding（混合键合），适合HPC、AI 领域，此解决方案好处是接点间距（Pitch）可做到几微米（µm），增加两个芯片间的互连接口（interconnect interface），使互联密度达到新的层级。张晓强指出，台积电目前Hybrid Bonding 的键合间距（Bond pitch）密度目前可做到6 微米，未来可到2~3 微米；同时推进微凸块（Micron Bump）技术，目前在30 几个微米，未来目标是降到十几个微米。台积电透露，目前看到客户对于SoIC-X 技术需求逐渐增加，预计到2026 年底将会有30 个客户设计定案。4、CoWoS / InFOCoWoS 包括CoWoS-S、CoWoS-L 和CoWoS-R，主要是根据中介层材质不同，成本也不同。CoWoS-S 中介层是采用硅（Sillicon），CoWoS-L 使用LSI（本地硅互连），CoWoS-R 中介层使用RDL 布线来连接小芯片。根据产品需求，SoIC 芯片可与CoWoS 或InFO 整合。目前第一个采用SoIC-X 和CoWoS 技术的就是AMD 的MI300A / MI300 X。台积电和NVIDIA 合作推出的Blackwell AI 加速器，采用CoWoS-L 技术，为2 个采用5 纳米制程的SoC 和8 个HBM 堆叠整合在一个模组。此外，台积电CoWoS 技术可将先进的SoC / SoIC 与HBM 进行整合，满足市面上AI 芯片的严苛要求。台积目前SoIC 已透过CoWoS-S 量产出货，并计画开发一种8 倍光罩尺寸的SoIC 芯片（采A16 制程）和12 个高频宽记忆体堆叠的CoWoS 解决方案（下图的中下方） ，预计2027 年开始量产。硅光子张晓强指出，硅光子主要有两个部分，其一为光子部分，如光波导等，不需要非常高的制程，65 纳米制程即可；另一个是电的部分，电光要进行转换，电必须越来越快，因此需要7 纳米、甚至5 纳米先进制程加入。硅光子布局，台积电正在研发COUPE（紧凑型通用光子引擎），将电子裸晶（EIC）透过SoIC-X 的3D堆叠技术，堆叠在光子裸晶（PIC）上，使功耗带来巨大改进，叠起来后面积也会缩小。相较传统堆叠，这种方式能使裸晶对裸晶介面有最低电阻及更高能源效率。值得注意的是，透过SoIC-X 的铜对铜（Cu-Cu）Hybrid Bonding，可实现超高速RF 射频讯号。张晓强解释，之后COUPE（即光子引擎）会再与运算芯片（Compute Die）整合起来，也需要很多缆线进来接上，因此3D 堆叠技术相当重要。台积电计画2025 年完成小型插拔式连接器的COUPE 验证，于2026 年整合到共同封装光学元件（CPO）的CoWoS 封装基板，使EIC/PIC/交换器在封装层高度整合，这有助于降低2 倍功耗、延迟降低10倍。此外，台积电也打算将COUPE 整合进CoWoS 中介层中，进而将功耗再降低5 倍、延迟再降低2 倍。目前COUPE 产品主要适用于HPC 领域或数据中心。 ... PC版： 手机版：