Intel PowerVia背面供电测试成功 “2nm”工艺见、频率提升6％

IntelPowerVia背面供电测试成功“2nm”工艺见、频率提升6％传统的正面供电技术，信号走线、供电走线都位于晶圆的正面，需要共享甚至争夺每一个金属层的资源，必须竭力扩大金属层引脚间距，进而增加成本和复杂度。背面供电技术，则将信号走线、供电走线分离，后者转移到晶圆背面，可以分别单独优化，带来更高性能、更低成本，不过也面临良品率、可靠性。散热、调试等各方面的挑战。为了加速研发，Intel选择了PowerVia、RibbonFET两项技术分开研发的方式，率先推进的就是PowerVia。Intel通过测试证实，PowerVia技术确实能显著提高芯片的使用效率，大部分区域的标准单元利用率都超过了90％，同时晶体管体积大大缩小，单元密度大大增加，因此能显著降低成本。同时，PowerVia已在测试中达到了相当高的良率和可靠性指标，证明了这一技术的预期价值。测试还显示，PowerVia将平台电压降低了30％，并带来了6％的频率增益。为了应对这种全新的晶体管供电方式，Intel开发了全新的散热技术，展示了良好的散热特性，可避免出现过热。同时，调试团队也开发了新技术，确保这种新的晶体管设计结构在调试中出现的各种问题都能得到适当解决。根据此前披露的信息，IntelPowerVia技术的测试芯片采用了Intel4制造工艺，22个金属层，单个核心面积仅为2.9平方毫米，1.1V电压下达到了3GHz频率。...PC版：https://www.cnbeta.com.tw/articles/soft/1363683.htm手机版：https://m.cnbeta.com.tw/view/1363683.htm