功耗降低34% 三星发布第二代3nm工艺:4年后直奔1.4nm

功耗降低34%三星发布第二代3nm工艺:4年后直奔1.4nm三星的3nm工艺很激进,相比台积电2nm工艺才会转向GAA晶体管的保守,三星在第一代3nm工艺上就使用了GAA晶体管技术,而且是MBCFET多桥通道场效应晶体管,被称为SF3E,也就是3GAE工艺。这次宣布的是SF3工艺,也就是之前的3GAP高性能工艺,三星提到该工艺相比SF4(4nmLPP)工艺,在相同功耗及晶体管密度下速度提升22%,或者功耗降低34%,面积缩小21%。这个提升幅度很大,但是三星对比的是二代3nm与4nm,没有直接提及两代3nm工艺之间的变化。根据三星公布的路线图,SF3工艺预计在2024年量产,之后还会有增强版的SF3P,也就是3GAP+,2025年量产。再往后还有2nm节点的SF2、SF2P工艺,2027年甚至连1.4nm节点的SF1.4工艺也规划好了。...PC版:https://www.cnbeta.com.tw/articles/soft/1358973.htm手机版:https://m.cnbeta.com.tw/view/1358973.htm

相关推荐

封面图片

三星晶圆代工厂最新消息:2nm工艺6月亮相 第二代SF3 3nm今年投产

三星晶圆代工厂最新消息:2nm工艺6月亮相第二代SF33nm今年投产SF2将于六月亮相三星计划在6月19日举行的2024年超大规模集成电路研讨会(VLSISymposium2024)上披露其SF2制造技术的关键细节。这将是该公司基于全栅极(GAA)多桥沟道场效应晶体管(MBCFET)的第二个主要工艺节点。与前代产品相比,SF2将采用"独特的外延和集成工艺",这将使该工艺节点比基于FinFET的传统节点具有更高的性能和更低的漏电率(尽管三星并未透露与之比较的具体节点)。三星表示,SF2使N型和P型窄晶体管的性能分别提高了29%和46%,使宽晶体管的性能分别提高了11%和23%。此外,与FinFET技术相比,它还将晶体管的全局变化减少了26%,并将产品漏电率降低了约50%。该工艺还通过加强与客户的设计技术合作优化(DTCO)为未来的技术进步奠定了基础。在SF2的背景下,三星没有提到的一点是背面电源传输,因此至少目前没有迹象表明三星将在SF2上采用这种下一代电源路由功能。三星表示,SF2的设计基础架构(PDK、EDA工具和授权IP)将于2024年第二季度完成。一旦完成,三星的芯片开发合作伙伴就可以开始为这一生产节点设计产品。同时,三星已经开始与Arm合作,针对SF2工艺共同优化Arm的Cortex内核。SF3:2024年下半年有望实现作为首家推出基于GAAFET节点的工厂,三星一直处于芯片制造的最前沿。但与此同时,这也意味着他们是第一个遇到并解决如此重大的晶体管设计变更所带来的不可避免的磨合问题的工厂。因此,虽然三星的第一代SF3E工艺技术已经投产不到两年时间,但迄今为止公开披露的采用该工艺制造的芯片都是相对较小的加密货币挖矿芯片--这正是在新工艺节点上表现出色的流水线部件。有了这些经验,三星正准备利用GAAFET制作更大更好的芯片。作为其财报公告的一部分,该公司已确认其去年推出的更新SF3节点仍将按计划于2024年下半年投入生产。SF3从一开始就是一个更加成熟的产品,准备用于制造更大的处理器,包括数据中心产品。与它的前身SF4相比,SF3承诺在相同功耗和晶体管数量下性能提升22%,或在相同频率和复杂度下功耗降低34%,逻辑面积减少21%。总体而言,三星对这项技术寄予厚望,因为这一代3nm级技术有望与台积电的N3B和N3E节点相抗衡。SF4:准备进行3D堆叠最后,三星还在准备将其最终FinFET技术节点SF4的一个变体用于3D芯片堆叠。随着晶体管密度的提高不断放缓,三维芯片堆叠已成为不断提高整体芯片性能的一种方法,尤其是在现代多层处理器设计中。有关该节点的详细信息还很有限,但三星似乎正在做出一些改变,以考虑/优化在三维堆叠设计中使用SF4芯片的情况,在这种设计中,芯片需要能够上下层通信。根据该公司的第一季度财务报告,三星预计将在本季度(第二季度)完成堆叠芯片SF4变体的准备工作。...PC版:https://www.cnbeta.com.tw/articles/soft/1429312.htm手机版:https://m.cnbeta.com.tw/view/1429312.htm

封面图片

三星:2025年量产2nm工艺 2027年挺进1.4nm

三星:2025年量产2nm工艺2027年挺进1.4nm据悉,三星第一代2nm工艺SF2将于明年准备就绪,最先进的2nm工艺节点SF2Z将于2027年量产商用,它采用先进的后端供电网络(BSPDN)技术,可以提高电源效率。值得注意的是,三星2nm工艺进一步完善了多桥-通道场效应晶体管(MBCFET)架构,具有独特的外延和集成工艺,与基于FinFET的工艺技术相比,晶体管性能提升了11%-46%,可变性降低26%,同时漏电降低约50%。值得注意的是,在今年2月,三星宣布与Arm展开合作,提供基于最新的GAA晶体管技术,优化下一代ArmCortex-X/Cortex-ACPU内核,尽可能地提高了性能和效率。...PC版:https://www.cnbeta.com.tw/articles/soft/1434596.htm手机版:https://m.cnbeta.com.tw/view/1434596.htm

封面图片

领先台积电也没戏 三星3nm工艺遭遇尴尬:大客户都没用

领先台积电也没戏三星3nm工艺遭遇尴尬:大客户都没用在先进工艺竞争上,三星跟台积电一直是领先的两家,而且这两家公司可谓一时瑜亮,三星最近10年被台积电各种压制,直到6月底的3nm工艺上三星终于搬回了一局,抢先量产3nm,而且是GAA晶体管技术。相比之下,台积电的3nm工艺还是基于成熟的FinFET晶体管技术,9月份量产,GAA晶体管要到2024年2nm工艺上才会使用,在技术先进程度上确实被三星领先了一次。然而三星赢了面子,但首发的3nm工艺依然很尴尬——三星没有什么客户使用,目前唯一可以确定的客户是一家中国矿机芯片厂商PanSemi(上海磐矽半导体技术有限公司)。前几天韩国媒体称三星找到了第二家3nm客户,是一家手机芯片厂商,甚至传出了产能供不应求的消息,然而这个客户到底是谁一直没明确。台积电这面正相反,除了苹果会首发3nm工艺之外,AMD、高通、NVIDIA、联发科、博通等传统客户几乎也会选择台积电3nm,Intel也会在15代酷睿上使用台积电的3nm制造的GPU模块,这些客户都是基本确定的。对三星来说,虽然3nmGAA工艺上取得了领先,并且代工价格相比台积电还有优势,但是以往的良率、产能、能效等负面问题的影响还没完全消除,台积电依然是半导体大厂稳定可靠的选择。相关文章:三星第二代3nmGAA工艺将于2024年量产功耗降低50%三星第二代3nm已有手机芯片厂商中意三星已找到第二家3nm芯片客户产能开始供不应求...PC版:https://www.cnbeta.com/articles/soft/1308675.htm手机版:https://m.cnbeta.com/view/1308675.htm

封面图片

三星二代3nm工艺2024年量产 功耗直降50%

三星二代3nm工艺2024年量产功耗直降50%第二代的3nmGAP工艺可以降低50%的功耗,提升30%的性能,同时面积减少35%,效果更好,预计2024年才能量产。此前消息,除了三星自己要用之外,3nm工艺还锁定了四大客户,包括IBM、NVIDIA、高通及国内的百度公司,这些公司综合考虑了过去的战略合作伙伴关系、多供应链的必要性等因素,选择三星作为芯片代工企业。其中高通的骁龙8Gen3将有很大概率重回三星怀抱,主要原因有二,一是台积电的3nm同样遭遇延期,甚至进度还不如三星。这些客户的3nm芯片预计将在2023到2024年陆续量产,有些可能是第一代3nm,有些会上第二代3nm工艺。三星日前也在财报会议上透露,第一代3nm工艺目前产量稳定,第二代3nm工艺进展顺利,将在2024年如期量产,有大量移动及HPC客户感兴趣。...PC版:https://www.cnbeta.com.tw/articles/soft/1342395.htm手机版:https://m.cnbeta.com.tw/view/1342395.htm

封面图片

三星3nm、4nm工艺大幅升级换代 一雪漏电、发热前耻

三星3nm、4nm工艺大幅升级换代一雪漏电、发热前耻此前,三星的4nm口碑不佳,代表芯片Exynos2200和骁龙8Gen1/骁龙7Gen1等都出现了发热、高频低能等问题,远不如同期的台积电4nm。三星的SF3即3nmGAP工艺作为改良版的第二代,号称比比SF4(4nmEUVLPP)相同功耗下性能提升22%、逻辑面积缩小21%、相同晶体管和频率下能效高34%。SF3的潜在产品据说会是Exynos2500和骁龙8Gen4,最快2024年见面。至于第四代4nm,名为SF4X,号称比SF4(第二代4nm)性能提升10%、能效提升23%,主要面向高性能计算场景,看来有望争夺NVIDIA和AMD的GPU单子。...PC版:https://www.cnbeta.com.tw/articles/soft/1361053.htm手机版:https://m.cnbeta.com.tw/view/1361053.htm

封面图片

台积电明天将公布2nm工艺细节 功耗降低30%

台积电明天将公布2nm工艺细节功耗降低30%在9月份量产3nm工艺之后,台积电下一代的工艺也已经在路上了,2nm工艺未来两年中将接替3nm工艺,这一代工艺也会放弃FinFET晶体管,跟三星、Intel一样走向GAA环绕栅极晶体管技术。台积电在6月份正式公布了2nm工艺,并透露了一些技术细节,相比3nm工艺,在相同功耗下,2nm速度快10~15%;相同速度下,功耗降低25~30%。不过在晶体管密度上,2nm工艺的提升就不那么让人满意了,相比3nm只提升了10%,远低于以往至少70%的晶体管密度提升——按照摩尔定律来算,密度应该提升100%才算新一代工艺。此外,台积电2nm工艺的量产时间也要等到2025年下半年,这意味着终端产品出货要等到2026年了,升级周期也要比当前的节点慢不少。2nm工艺到底为什么密度提升有限?又有哪些首发客户?这些关键问题还要台积电解答,正好8月30日该公司还有技术论坛会议召开,2nm工艺势必会是明天的焦点,台积电届时应该会公布更多的细节信息。PC版:https://www.cnbeta.com/articles/soft/1309903.htm手机版:https://m.cnbeta.com/view/1309903.htm

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人