复旦大学成功验证实现 3nm 关键技术 —— GAA 晶体管

复旦大学成功验证实现3nm关键技术——GAA晶体管https://www.eet-china.com/news/202101041645.html随着集成电路制造工艺进入到5纳米技术节点以下，传统晶体管微缩提升性能难以为继，技术面临重大革新。采用多沟道堆叠和全面栅环绕的新型多桥沟道晶体管乘势而起，利用GAA结构实现了更好的栅控能力和漏电控制，被视为3-5纳米节点晶体管的主要候选技术。现有工艺已实现了7层硅纳米片的GAA多桥沟道晶体管，大幅提高驱动电流，然而随着堆叠沟道数量的增加，漏电流也随之增加，导致的功耗不可忽视。

可重构晶体管可通过编程执行不同功能

可重构晶体管可通过编程执行不同功能研究人员解释说，射频晶体管是电子电路和芯片设计技术的重大突破。可编程晶体管使用的材料与半导体工业使用的材料相同，即硅和锗，它们可以显著改善功耗和能效。传统的晶体管开发包括化学掺杂，这是一种用外来原子"污染"半导体材料的技术。掺杂过程决定了电流的流动方向，一旦晶体管被制造出来就无法改变。射频晶体管用静电掺杂取代了化学掺杂，这是一种不会永久改变半导体材料化学结构的新方法。一旦电场取代了"复杂而昂贵"的化学掺杂过程，晶体管就可以动态地重新配置，以执行不同的逻辑运算。维也纳工业大学教授沃尔特-韦伯（WalterM.Weber）说，重配置工作在"基本开关单元"，而不是将信息路由到固定的功能单元。韦伯补充说，这种方法对于构建未来的可重构计算和人工智能应用"大有可为"。研究人员于2021年开发出了RFET基本技术，现在他们已经证明可重写晶体管可用于构建芯片中的所有基本逻辑电路。最近发表的研究报告展示了一种反相器、NAND/NOR和XOR/XNOR门，它们能够在运行时动态切换工作模式。静电掺杂所需的额外栅极需要占用空间，这意味着RFET并不像标准CMOS晶体管那么小。新的可编程晶体管不可能很快取代固定晶体管，但它们可以共存，并为某些灵活性至关重要的计算应用提供动力。研究人员解释说，RFET的可重构特性可以减少逻辑电路所需的晶体管总数。更少的晶体管意味着制造芯片所需的空间更小，功耗也会降低。通过切换单个晶体管或整个电路的极性，单个电路可以提供多种功能。...PC版：https://www.cnbeta.com.tw/articles/soft/1425449.htm手机版：https://m.cnbeta.com.tw/view/1425449.htm

英特尔展示下一代晶体管微缩技术突破，将用于未来制程节点

英特尔展示下一代晶体管微缩技术突破，将用于未来制程节点https://www.c114.com.cn/news/138/a1250622.htmlhttps://www.intel.com/content/www/us/en/newsroom/news/research-advancements-extend-moore-law.html（英文）在IEDM2023上，英特尔组件研究团队同样展示了其在技术创新上的持续投入，以在实现性能提升的同时，在硅上集成更多晶体管。研究人员确定了所需的关键研发领域，旨在通过高效堆叠晶体管继续实现微缩。结合背面供电和背面触点，这些技术将意味着晶体管架构技术的重大进步。随着背面供电技术的完善和新型2D通道材料的采用，英特尔正致力于继续推进摩尔定律，在2030年前实现在单个封装内集成一万亿个晶体管。———什么flag

计算领域的里程碑：拥有超过1000个晶体管的二维半导体材料内存处理器诞生

计算领域的里程碑：拥有超过1000个晶体管的二维半导体材料内存处理器诞生由EPFL研究人员开发的首个使用二维半导体材料的大规模内存处理器可大幅减少信息和通信技术领域的能源消耗。当信息和通信技术（ICT）处理数据时，它们会将电能转化为热能。如今，全球ICT生态系统的二氧化碳排放量已与航空业不相上下。然而，事实证明，计算机处理器消耗的大部分能源并非用于执行计算。相反，处理数据所消耗的大部分能源用于在内存和处理器之间传输字节。在11月13日发表在《自然-电子学》（NatureElectronics）杂志上的一篇论文中，EPFL工程学院纳米电子学和结构实验室（LANES）的研究人员介绍了一种新型处理器，这种处理器将数据处理和存储整合到一个设备上，即所谓的内存处理器，从而解决了这种低效问题。他们在二维半导体材料的基础上创造出了第一个由1000多个晶体管组成的内存处理器，开辟了新的领域，这是通往工业化生产道路上的一个重要里程碑。在发表于《自然-电子学》（NatureElectronics）杂志上的一篇论文中，EPFL工程学院纳米电子学与结构实验室（LANES）的研究人员介绍了一种新型处理器，这种处理器将数据处理和存储整合到一个设备上，即所谓的内存处理器，从而解决了效率低下的问题。他们在二维半导体材料的基础上创造了首个由1000多个晶体管组成的内存处理器，开辟了新的领域，这是通往工业化生产道路上的一个重要里程碑。图片来源：2023EPFL/AlanHerzog冯-纽曼的遗产领导这项研究的安德拉什-基斯（AndrasKis）认为，当今CPU效率低下的罪魁祸首源自普遍采用的冯-诺依曼架构。具体来说，就是将用于执行计算和存储数据的组件物理分离。由于这种分离，处理器需要从存储器中检索数据来执行计算，这就需要移动电荷、对电容器充电和放电以及沿线传输电流，所有这些都会耗散能量。直到20年前，这种架构还是合理的，因为数据存储和处理需要不同类型的设备。但是，冯-诺依曼架构正日益受到更高效替代方案的挑战。基斯解释说："如今，人们正在努力将存储和处理合并成一种更通用的内存处理器，这种处理器包含的元件既可以用作存储器，也可以用作晶体管。他的实验室一直在探索如何利用二硫化钼（MoS2）这种半导体材料实现这一目标。"新型二维处理器架构在他们的《自然-电子学》论文中，LANES的博士助理GuilhermeMigliatoMarega和他的合著者介绍了一种基于MoS2的内存处理器，专门用于数据处理中的基本操作之一：矢量矩阵乘法。这种运算在数字信号处理和人工智能模型的实施中无处不在。提高其效率可为整个信息和通信技术领域节省大量能源。他们的处理器将1024个元素组合在一个一厘米见方的芯片上。每个元件包括一个二维MoS2晶体管和一个浮动栅极，浮动栅极用于在存储器中存储电荷，从而控制每个晶体管的导电性。以这种方式将处理和存储器耦合在一起，从根本上改变了处理器进行计算的方式。基斯解释说："通过设置每个晶体管的电导率，我们只需向处理器施加电压并测量输出，就能执行模拟矢量矩阵乘法运算。"向实际应用迈进一大步在开发内存处理器的过程中，材料MoS2的选择起到了至关重要的作用。首先，MoS2是一种半导体，这是开发晶体管的必要条件。与当今计算机处理器中使用最广泛的半导体硅不同，MoS2形成了一个稳定的单层，只有三个原子厚，只与周围环境发生微弱的相互作用。它的薄度为生产极其紧凑的设备提供了可能。最后，这是一种Kis实验室非常熟悉的材料。2010年，他们利用从晶体上剥离下来的单层MoS2材料，用苏格兰胶带制作出了第一个单层MoS2晶体管。在过去的13年中，他们的工艺已日趋成熟，而米利亚托-马雷加（MigliatoMarega）的贡献功不可没。"从单个晶体管到超过1000个晶体管，关键的进步在于我们能够沉积的材料质量。经过大量的工艺优化，我们现在可以生产覆盖着一层均匀的MoS2的整个晶片。这使我们能够采用行业标准工具在计算机上设计集成电路，并将这些设计转化为物理电路，从而为大规模生产打开大门，"基斯说道。振兴欧洲芯片制造业除了纯粹的科学价值外，Kis还认为这一成果证明了瑞士与欧盟之间紧密科学合作的重要性，特别是在旨在加强欧洲在半导体技术和应用方面的竞争力和适应力的《欧洲芯片法案》背景下。"欧盟的资助对这个项目和之前的项目都至关重要，包括资助第一个MoS2晶体管的工作，这表明欧盟的资助对瑞士是多么重要，"基斯说。"同时，这也表明了瑞士所做的工作如何能让欧盟在重振电子制造的过程中受益。例如，欧盟可以专注于开发用于人工智能加速器和其他新兴应用的非冯-诺依曼处理架构，而不是与其他人进行同样的竞赛。通过定义自己的竞赛，欧盟可以抢占先机，确保在未来占据有利地位。"...PC版：https://www.cnbeta.com.tw/articles/soft/1397345.htm手机版：https://m.cnbeta.com.tw/view/1397345.htm

台积电规划1nm芯片制造工艺，计划到 2030 年实现 1 万亿晶体管的单个芯片封装

台积电规划1nm芯片制造工艺，计划到2030年实现1万亿晶体管的单个芯片封装据Tom'sHardware 报道，在本月举行的IEDM2023会议上，台积电制定了提供包含1万亿个晶体管的芯片封装路线，这一计划与英特尔去年透露的规划类似。当然，1万亿晶体管是来自单个芯片封装上的3D封装小芯片集合，但台积电也在致力于开发单个芯片2000亿晶体管。为了实现这一目标，该公司重申正在致力于2nm级N2和N2P生产节点，以及1.4nm级A14和1nm级A10制造工艺，预计将于2030年完成。——，

清华大学集成电路学院团队首次实现亚 1nm 栅极长度晶体管：等效 0.34nm

清华大学集成电路学院团队首次实现亚1nm栅极长度晶体管：等效0.34nm上述相关成果以“具有亚1纳米栅极长度的垂直硫化钼晶体管”（）为题，于3月10日在线发表在国际顶级学术期刊《自然》（Nature）上。论文通讯作者为清华大学集成电路学院任天令教授和田禾副教授，清华大学集成电路学院2018级博士生吴凡、田禾副教授、2019级博士生沈阳为共同第一作者，其他参加研究的作者包括清华大学集成电路学院2020级硕士生侯展、2018级硕士生任杰、2022级博士生苟广洋、杨轶副教授和华东师范大学通信与电子工程学院孙亚宾副教授。任天令教授团队长期致力于二维材料器件技术研究，从材料、器件结构、工艺、系统集成等多层次实现创新突破，先后在《自然》（Nature）、《自然・电子》（NatureElectronics）、《自然・通讯》（NatureCommunications）等知名期刊以及国际电子器件会议（IEDM）等领域内顶级国际学术会议上发表多篇论文。清华大学的研究人员得到了国家自然科学基金委、科技部重点研发计划、北京市自然基金委、北京信息科学与技术国家研究中心等的支持。