AMD Zen5性能暴涨40％的秘密：独享AVX-512指令集大升级

AMDZen5性能暴涨40％的秘密：独享AVX-512指令集大升级Zen4架构的AVX-512指令集是通过两个256位FPU浮点单元来组合执行的，可以更灵活一些，功耗也更低，但性能达不到极致。Zen5架构将会引入512位FPU单元，可以直接执行AVX-512，性能更强，也可高效执行VNNI等指令，更有利于提升AI表现。为此，Zen5架构也会在其他方面升级配合，方便喂给FPU单元足够的数据和指令。比如增大一级缓存DTLB，一级数据缓存容量从32KB增大到48KB，比如载入存储队列加宽，比如FPUMADD延迟缩短一个时钟周期，等等。此外，Zen5架构的整数执行流水线也会从8条增加到10条。不过，二级缓存容量保持不变，每核心还是1MB。...PC版：https://www.cnbeta.com.tw/articles/soft/1426603.htm手机版：https://m.cnbeta.com.tw/view/1426603.htm

RPCS3模拟器开始支持AMD Ryzen 7000"Zen 4"AVX-512指令集

RPCS3模拟器开始支持AMDRyzen7000"Zen4"AVX-512指令集索尼PS3模拟器"RPCSE3"的最新版本现在已经更新，以支持AMDRyzen7000"Zen4"CPU的AVX-512指令。带有AVX-512指令的AMDRyzen7000"Zen4"CPU现在可以提升索尼PS3"RPCS3"模拟器的性能。PC版：https://www.cnbeta.com/articles/soft/1322325.htm手机版：https://m.cnbeta.com/view/1322325.htm

AMD Zen4锐龙7000补丁正式开启AVX-512指令集

AMDZen4锐龙7000补丁正式开启AVX-512指令集AMD锐龙7000系列不但带来了5nm工艺、Zen4架构、RDNA2GPU核心、DDR5内存、PCIe5.0总线、AM5接口，还首次加入了AVX-512指令集，这在之前可是Intel的独门绝技。近日，AMD更新了LinuxGCC编译器的基础代码，相当于为新的Zenver4打了个小补丁，加入了对AVX-512指令集的支持。PC版：https://www.cnbeta.com/articles/soft/1328443.htm手机版：https://m.cnbeta.com/view/1328443.htm

Mesa3D正在为LLVMpipe启用对AMD Zen 4 CPU的AVX-512支持

Mesa3D正在为LLVMpipe启用对AMDZen4CPU的AVX-512支持作为Mesa3D图形项目的独立贡献者，YonggangLuo已开始着手为LLVMpipe启用AVX-512支持。至于这么做的原因，主要是AMD在Zen4锐龙7000系列台式处理器上引入了AVX-512指令集。通过驱动方面的优化，Luo希望为R9-7950X等CPU带来最佳性能增益。有趣的是，尽管Intel多年来一直在力推AVX-512，但在12代酷睿台式处理器身上，该公司还是通过后续的微码更新而禁用了这项高能耗特性。出乎意料的是，AMD却选择了在Zen4锐龙7000系列台式处理器上提供了AVX-512指令集。至于LLVMpipie，则是一种独特的MesaOpenGL软解方案。当计算机系统找不到显卡硬件/GPU驱动程序时，就可选择基于CPU软解的LLVMpipe方案。不过相较于锐龙7000集成的RNDA2核显，软解的优势显然不会如预期那般显著——即便AMD用的是256-bit（而不是512-bit）路径。据悉，LLVM是“用于为任何编程语言创建前端、并为任何指令集架构创建后端的编译器/工具链技术的一个集合”。LLVMpipe将允许LLVM使用一组特定的扩展，并提供较其它软件软件（比如Softpipe/OpenGL）的可执行文件更高的性能。截图（来自：FreeDesktop）目前尚不清楚AVX-512可在AMDZen4新架构上提供多高的性能，此外本次合并请求中包含了一个被称“GALLIUM_OVERRIDE_CPU_CAPS”的环境变量。该变量能够在Softpipie和LLVMpipe中覆盖CPU功能，以禁用或启用AVX、SSE和其它指令集功能。最后，“LP_NATIVE_VECTOR_WIDTH”将允许更改向量位宽，以在LLVMpipe中使用AVX、AVX2、或AVX-512。相关文章:AMDZen416核锐龙97950X出现支持AVX-512锐龙7000被指AVX512不满血：Intel6年前的14nm就做到了...PC版：https://www.cnbeta.com/articles/soft/1312021.htm手机版：https://m.cnbeta.com/view/1312021.htm

AMD"Zen 4"芯片、晶体管数量、缓存大小和延迟细节初步解析

AMD"Zen4"芯片、晶体管数量、缓存大小和延迟细节初步解析我们正在等待AMD详细介绍其新的"Zen4"微架构的技术文件，特别是所有重要的CPU核心前端和分支预测单元，这些单元为比上一代"Zen3"核心多出13%的IPC贡献了三分之二，虽然实物还没有出现，技术爱好者社区已经在解读Ryzen7000系列发布会上的图片。"Skyjuice"展示了"Zen4"内核的第一个注释，揭示了它的大型分支预测单元、扩大的微操作缓存、TLB、加载/存储单元以及能够支持AVX-512的双泵送256位FPU。该核心四分之一的芯片面积也被1MB的专用二级缓存所占用。Chiakokhua（又名退休工程师）发布了一张表格，详细介绍了各种缓存及其延迟，并与"Zen3"内核的缓存进行了比较。正如AMD的MarkPapermaster在Ryzen7000发布会上透露的那样，该公司已经将该核心的微操作缓存从4KB扩大到6.75KB。L1I和L1D缓存的大小仍为32KB；而L2缓存的大小增加了一倍。L2高速缓存的扩大略微增加了延迟，从12个周期增加到14个周期。共享L3高速缓存的延迟也增加了，从46个周期增加到50个周期。调度阶段的重新排序缓冲器（ROB）已经从256个条目扩大到320个条目。L1分支目标缓冲器（BTB）的大小从1KB增加到1.5KB。尽管晶体管数量较多，但Zen4的CCD比Zen3的CCD略小，这要归功于5纳米（TSMCN5工艺）制程的转换。新一代CCD的尺寸为70mm²，而"Zen3"的CCD尺寸为83mm²。Zen4"CCD的晶体管数量为65.7亿，比"Zen3"CCD及其41.5亿晶体管数量增加了58%。cIOD（客户端I/O芯片）有很大一部分创新。它建立在6纳米（台积电N6）节点上，与Ryzen5000系列处理器的cIOD所采用的GlobalFoundries12纳米节点相比，这是一个巨大的飞跃。它还吸收了Ryzen6000"Rembrandt"处理器的某些电源管理功能。除了DDR5内存控制器和一个PCI-ExpressGen5根复合体，这个CIOD还配备了一个基于RDNA2图形架构的iGPU。新的6纳米cIOD尺寸为124.7平方毫米，相比之下，Ryzen5000系列的cIOD略大124.9平方毫米。"Raphael"多芯片模块为6核和8核SKU配备一个CCD，为12核和16核SKU配备两个CCD。"Raphael"是在SocketAM5封装中构建的。据传，AMD正在为高性能笔记本平台准备一种薄BGA封装的"Raphael"，它的代号为"DragonRange"。这些处理器将有各种45W、55W和65W的TDP选项，可以为高端游戏笔记本提供多种选择。PC版：https://www.cnbeta.com/articles/soft/1310445.htm手机版：https://m.cnbeta.com/view/1310445.htm

AMD为GCC编译器带来Zen 4“Znver4”初步支持 启用AVX-512指令集

AMD为GCC编译器带来Zen4“Znver4”初步支持启用AVX-512指令集在上月推出锐龙7000系列AM5台式处理器后，AMD终于为Zen4架构CPU提供了GNU编译器套件（GCC）的初始支持代码。Phoronix指出，AMD已发布带有更新后的Znver4目标的“基础启用补丁”。遗憾的是，目前已知的调整与Zen3相同，暂时没有在变更日志中给出详细的指令延迟差异等说明。PC版：https://www.cnbeta.com/articles/soft/1328309.htm手机版：https://m.cnbeta.com/view/1328309.htm