台积电准备推出基于12和5纳米节点的下一代HBM4基础芯片

台积电准备推出基于12和5纳米节点的下一代HBM4基础芯片访问：NordVPN立减75%+外加3个月时长另有NordPass密码管理器作为2024年欧洲技术研讨会演讲的一部分，台积电提供了有关将为HBM4制造的基础芯片的一些新细节，该芯片将使用逻辑工艺构建。由于台积电计划采用其N12和N5工艺的变体来完成这项任务，该公司预计在HBM4制造工艺中占据有利地位，因为内存工厂目前没有能力经济地生产如此先进的逻辑芯片——如果他们能够生产的话他们根本。对于第一波HBM4，台积电准备使用两种制造工艺：N12FFC+和N5。虽然它们服务于相同的目的——将HBM4E内存与下一代AI和HPC处理器集成——但它们将以两种不同的方式用于连接AI和HPC应用程序的高性能处理器的内存。台积电设计与技术平台高级总监表示：“我们正在与主要HBM内存合作伙伴（美光、三星、SK海力士）合作，在先进节点上实现HBM4全堆栈集成。”“N12FFC+具有成本效益的基础芯片可以达到HBM的性能，而N5基础芯片可以在HBM4速度下以低得多的功耗提供更多逻辑。”台积电采用N12FFC+制造工艺（12nmFinFetCompactPlus，正式属于12nm级技术，但其根源于台积电经过充分验证的16nmFinFET生产节点）制造的基础芯片将用于在硅片上安装HBM4内存堆栈片上系统(SoC)旁边的中介层。台积电认为，他们的12FFC+工艺非常适合实现HBM4性能，使内存供应商能够构建12-Hi(48GB)和16-Hi堆栈(64GB)，每堆栈带宽超过2TB/秒。“我们还在针对HBM4优化CoWoS-L和CoWoS-R，”台积电高级总监说道。“CoWoS-L和CoWoS-R都[使用]超过八层，以实现HBM4的路由超过2,000个互连，并具有[适当的]信号完整性。”N12FFC+上的HBM4基础芯片将有助于使用TSMC的CoWoS-L或CoWoS-R先进封装技术构建系统级封装(SiP)，该技术可提供高达8倍标线尺寸的中介层—足够的空间容纳多达12个HBM4内存堆栈。根据台积电的数据，目前HBM4可以在14mA电流下实现6GT/s的数据传输速率。“我们与Cadence、Synopsys和Ansys等EDA合作伙伴合作，验证HBM4通道信号完整性、IR/EM和热精度，”台积电代表解释道。同时，作为一种更先进的替代方案，内存制造商还可以选择采用台积电的N5工艺来生产HBM4基础芯片。N5构建的基础芯片将封装更多的逻辑，消耗更少的功耗，并提供更高的性能。但可以说，最重要的好处是，这种先进的工艺技术将实现非常小的互连间距，约为6至9微米。这将允许N5基础芯片与直接键合结合使用，从而使HBM4能够在逻辑芯片顶部进行3D堆叠。直接键合可以实现更高的内存性能，这对于总是寻求更多内存带宽的AI和HPC芯片来说预计将是一个巨大的提升。我们已经知道台积电和SK海力士在HBM4基础芯片上进行合作。台积电也可能为美光生产HBM4基础芯片。否则，我们会更惊讶地看到台积电与三星合作，因为该集团已经通过其三星代工部门拥有自己的先进逻辑工厂。台积电特殊工艺产能扩产50%随着德国和日本的新工厂全部建成，以及中国产能的扩张，台积电计划到2027年将其特种技术产能扩大50%。该公司在欧洲技术研讨会上透露本周，台积电预计不仅需要转换现有产能以满足特殊工艺的需求，甚至还需要为此目的建造新的（绿地）晶圆厂空间。这一需求的主要驱动力之一将是台积电的下一个专用节点：N4e，一个4纳米级超低功耗生产节点。“过去，我们总是对即将建成的晶圆厂进行审查阶段，但在台积电很长一段时间以来，我们第一次开始建设绿地晶圆厂，以满足未来的专业技术要求，”台积电业务发展和海外运营办公室高级副总裁KevinZhang博士出席活动时候说。“在未来四到五年内，我们的专业产能实际上将增长1.5倍。通过这样做，我们实际上扩大了制造网络的覆盖范围，以提高整个晶圆厂供应链的弹性。”除了N5和N3E等著名的主要逻辑节点之外，台积电还为功率半导体、混合模拟I/O和超低功耗应用（例如物联网）等应用提供一套专用节点。这些通常基于该公司的落后制造工艺，但无论底层技术如何，这些节点的容量需求都随着台积电主要逻辑节点的需求而增长。所有这些都要求台积电重新评估他们如何规划其专业节点的容量。台积电近年来的扩张战略追求几个目标。其中之一是在台湾以外建立新的晶圆厂；另一个是普遍扩大产能，以满足未来对所有类型工艺技术的需求——这就是该公司正在建设专业节点产能的原因。目前，台积电最先进的专用节点是N6e，是N7/N6的变体，支持0.4V至0.9V之间的工作电压。对于N4e，台积电正在考虑低于0.4V的电压。尽管目前台积电并未透露太多计划节点的技术细节；考虑到该公司在这里的历史，我们预计一旦新流程准备就绪，他们明年将有更多的话题可以讨论。...PC版：https://www.cnbeta.com.tw/articles/soft/1431253.htm手机版：https://m.cnbeta.com.tw/view/1431253.htm

SK 海力士、台积电 宣布合作开发 HBM4 芯片，预期2026年投产

SK海力士、台积电宣布合作开发HBM4芯片，预期2026年投产在此次合作前，所有的海力士HBM芯片都是基于公司自己的制程工艺，包括制造封装内最底层的基础裸片，然后将多层DRAM裸片堆叠在基础裸片上。从HBM4产品开始，海力士准备用台积电的先进逻辑工艺来制造基础裸片。另外，双方还计划合作优化HBM产品和台积电独有的CoWoS技术融合（2.5D封装）。https://api3.cls.cn/share/article/1652041

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片访问：NordVPN立减75%+外加3个月时长另有NordPass密码管理器作为2024年欧洲技术研讨会演讲的一部分，台积电提供了一些有关其将为HBM4制造的基础模具的新细节，这些模具将使用逻辑工艺制造。由于台积电计划采用其N12和N5工艺的变体来完成这项任务，该公司有望在HBM4制造工艺中占据有利地位，因为内存工厂目前还不具备经济地生产这种先进逻辑芯片的能力（如果它们能生产的话）。对于第一波HBM4，台积电准备采用两种制造工艺：N12FFC+和N5。虽然它们的目的相同--将HBM4E内存与下一代AI和HPC处理器集成，但它们将以两种不同的方式连接用于AI和HPC应用的高性能处理器内存。台积电设计与技术平台高级总监表示："我们正与主要的HBM存储器合作伙伴（美光、三星、SK海力士）合作，在先进节点上实现HBM4全堆栈集成。N12FFC+高性价比基础芯片可以达到HBM的性能，而N5基础芯片可以在HBM4速度下以更低的功耗提供更多的逻辑。"台积电采用N12FFC+制造工艺（12纳米FinFetCompactPlus，正式属于12纳米级别的技术，但其根源来自台积电久经考验的16纳米FinFET生产节点）制造的基础芯片将用于在系统级芯片（SoC）旁边的硅中间件上安装HBM4存储器堆栈。台积电认为，他们的12FFC+工艺非常适合实现HBM4性能，使内存供应商能够构建12-Hi(48GB)和16-Hi堆栈（64GB），每堆栈带宽超过2TB/秒。高级总监说："我们还在为HBM4优化CoWoS-L和CoWoS-R。CoWoS-L和CoWoS-R都[使用]超过八层，以实现HBM4的2000多个互连的路由，并具有[适当的]信号完整性"。N12FFC+上的HBM4基础芯片将有助于使用台积电的CoWoS-L或CoWoS-R先进封装技术构建系统级封装(SiP)，该技术可为内插件提供高达8倍网纹尺寸的空间，足以容纳多达12个HBM4存储器堆栈。根据台积电的数据，目前，HBM4在电流为14mA时的数据传输速率可达6GT/s。台积电代表解释说："我们与Cadence、Synopsys和Ansys等EDA合作伙伴合作，对HBM4通道信号完整性、IR/EM和热精度进行认证。"同时，作为更先进的替代方案，内存制造商还可以选择台积电的N5工艺来生产HBM4基础芯片。采用N5工艺的基础芯片将包含更多的逻辑，功耗更低，性能更高。但可以说最重要的好处是，这种先进的工艺技术将实现非常小的互连间距，大约为6至9微米。这将使N5基本芯片与直接键合技术结合使用，从而使HBM4可以直接在逻辑芯片上进行三维堆叠。直接键合技术可实现更高的内存性能，这对于一直在渴求更多内存带宽的人工智能和高性能计算芯片来说将是一个巨大的推动。我们已经知道台积电和SKHynix正合作开发HBM4基础芯片。台积电很可能也会为美光生产HBM4基础芯片。否则，我们会更惊讶地看到台积电与三星合作，因为这家企业集团已经通过其三星代工部门拥有了自己的先进逻辑晶圆厂。...PC版：https://www.cnbeta.com.tw/articles/soft/1431173.htm手机版：https://m.cnbeta.com.tw/view/1431173.htm

台积电协同旗下创意拿下SK海力士订单

台积电协同旗下创意拿下SK海力士订单继台积电独家代工英伟达、AMD等科技巨头人工智能芯片之后，传出台积电协同旗下特殊应用IC设计服务厂创意，取得SK海力士在HBM4的关键基础介面芯片委托设计案订单。预期最快明年设计定案，将依高效能或低功耗不同，分别采用台积电12纳米及5纳米生产。业界分析，SK海力士愿意将基础介面芯片订单释放给创意和台积电，主要原因是目前HPC芯片使用的CoWoS先进封装市场仍有超过九成掌握在台积电手中。业界研判，在SK海力士释单之后，美光未来也有望将基础介面芯片交由创意和台积电量产。——

消息人士称台积电考虑在日本引进先进芯片封装产能

消息人士称台积电考虑在日本引进先进芯片封装产能两位知情人士透露，台积电正考虑在日本建设先进封装产能，此举将为日本重启其半导体制造业务增添动力。他们补充说，审议工作还处于早期阶段，但由于信息尚未公开，因此拒绝透露姓名。其中一名知情人士透露，台积电正考虑将将其晶圆基片芯片(CoWoS)先进封装技术引入日本。知情人士称，由于目前仍处于早期商讨阶段，尚未就潜在投资规模或时间表做出决定。CoWoS是一种高精度技术，涉及将芯片堆叠在一起，提高处理能力，同时节省空间并降低功耗。目前，台积电的CoWoS产能全部位于台湾。——

台积电据悉协同创意电子拿下 SK 海力士芯片大单

台积电据悉协同创意电子拿下SK海力士芯片大单台积电继独家代工英伟达、超微（AMD）等科技巨头AI芯片之后，市场近日传出协同旗下创意电子取得下世代HBM4关键的基础界面芯片大单。另一方面，SK海力士已宣布与台积电冲刺HBM4及先进封装商机。业界指出，创意已经拿下SK海力士在HBM4芯片委托设计案订单，预期最快明年设计定案，将依高效能或低功耗不同，分别采用台积电12纳米及5纳米生产，预期下半年委托设计（NRE）开案将明显贡献营收，抢进HBM供应链。