台积电确认苹果 M1 Ultra 采用 InFO-LSI 封装,将两片 M1 Max 连接到一起

台积电确认苹果 M1 Ultra 采用 InFO-LSI 封装,将两片 M1 Max 连接到一起 台积电现已证实,苹果 M1 Ultra 芯片其实并未采用传统的 CoWoS-S 2.5D 封装生产,而是使用了本地的芯片互连 (LSI) 的集成 InFO 扇出型晶圆级封装(Integrated Fan-out)芯片。 具体而言,InFO-LSI 技术需要将一个本地 LSI (silicon interconnection) 与一个重分布层 RDL (redistribution layer) 相关联。与 CoWoS-S 相比,InFO-LSI 的主要优势在于其较低的成本。 CoWos-S 需要用到大量完全由硅制成的大型中介层,因此成本非常昂贵。

相关推荐

封面图片

台积电最近证实,Apple 使用的是其 InFO_LI 封装方法来构建其 M1 Ultra 处理器并启用其 UltraFusio

台积电最近证实,Apple 使用的是其 InFO_LI 封装方法来构建其 M1 Ultra 处理器并启用其 UltraFusion 芯片到芯片互连。Apple 是最早使用 InFO_LI 技术的公司之一。 相比之下,CoWoS-S 使用昂贵的中介层,因此除非需要非常“广泛”的互连(多芯片 + HBM 存储器集成需要),否则从成本角度来看,InFO 是一种更可取的技术。 #抽屉IT

封面图片

传台积电先进封装SoIC再添大客户 苹果将采用

传台积电先进封装SoIC再添大客户 苹果将采用 根据台积电官方介绍,其3D封装(3D Fabric)平台包含三大部分:CoWoS、InFO以及TSMC-SoIC。目前,产能吃紧的是CoWoS,台积电除了扩充自身工厂外,也与第三方封测厂合作。至于台积电SoIC封装产能,早已定下长期发展计划,预计2026年产能将比2022年扩大20倍以上。台积电SoIC的重要应用包括AMD Instinct MI300系列芯片,不仅采用台积电5nm制程工艺,还采用台积电3D Fabric平台多种技术组合,如将5nm GPU小芯片与CPU等进行整合,采用CoWoS封装方式。虽然台积电此前一贯表示不评论单一客户消息,但业界消息称,苹果有意在下一代M系列芯片中导入台积电相关封装技术,甚至不排除移动端A系列处理器也将采用。 ... PC版: 手机版:

封面图片

【也许没有M2 Extreme了,苹果可能基于M2 Ultra打造新一代Mac Pro】即便拥有UltraFusion这种封装架

【也许没有M2 Extreme了,苹果可能基于M2 Ultra打造新一代Mac Pro】即便拥有UltraFusion这种封装架构,出于成本和生产难度的考量,苹果还是决定放弃了把四颗M1 Max合在一起的想法。这样对苹果、台积电和消费者来说可能都是一个相对友好的方案。 #抽屉IT

封面图片

M3 Max芯片隐藏的变化可能影响未来的"M3 Ultra"芯片

M3 Max芯片隐藏的变化可能影响未来的"M3 Ultra"芯片 尤里耶夫引用 @techanalye1 的帖子,认为 M3 Max 芯片不再采用 UltraFusion 互连技术,并推测尚未发布的"M3 Ultra"芯片将无法在单个封装中包含两个 Max 芯片。这意味着 M3 Ultra 有可能首次成为独立芯片。这将使苹果公司能够对 M3 Ultra 进行特殊定制,使其更适合高强度的工作流程。例如,该公司可以完全省略效率内核,转而采用全性能内核设计,还可以增加更多的 GPU 内核。至少,这样设计的单个 M3 Ultra 芯片几乎可以肯定会比 M2 Ultra 和 M2 Max 的性能扩展性更好,因为 UltraFusion 互连不再有效率损失。此外,尤里耶夫还推测,M3 Ultra 可以采用自己的 UltraFusion 互连,这样就可以把两个 M3 Ultra 芯片组合在一个封装中,从而使假想的"M3 Extreme"芯片的性能提高一倍。与封装四个 M3 Max 芯片相比,这将实现更出色的性能扩展,并为更大容量的统一内存提供了可能。目前有关 M3 Ultra 芯片的信息还很少,但 1 月份的一份报告显示,它将使用台积电的 N3E 节点制造,就像预计今年晚些时候在 iPhone 16 系列中亮相的 A18 芯片一样。这意味着它将是苹果的首款 N3E 芯片。据传,M3 Ultra 将于 2024 年中期在更新的 Mac Studio 机型中推出。 ... PC版: 手机版:

封面图片

台积电CoWoS先进封装产能告急 根本无法满足AI GPU需求

台积电CoWoS先进封装产能告急 根本无法满足AI GPU需求 这一增长直接推动了AI芯片需求的激增,进而导致硅中介层面积的增加,单个12英寸晶圆可生产的芯片数量正在减少。台积电为了应对这一挑战,计划在2024年全面提升封装产能,预计年底每月产能将达到4万片,相比2023年提升至少150%。同时,台积电已经在规划2025年的CoWoS产能计划,预计产能可能还要实现倍增,其中英伟达的需求占据了一半以上。然而,CoWoS封装技术中的一个关键瓶颈是HBM芯片,HBM3/3E的堆叠层数将从HBM2/2E的4到8层升至8到12层,未来HBM4更是进一步升至16层,这无疑增加了封装的复杂性和难度。尽管其他代工厂也在寻求解决方案,例如英特尔提出使用矩形玻璃基板来取代传统的12英寸晶圆中介层,但这些方案需要大量的准备工作,并且要等待行业参与者的合作。 ... PC版: 手机版:

封面图片

传台积电将在日本增设CoWoS先进封装产能

传台积电将在日本增设CoWoS先进封装产能 其中一位知情人士表示,台积电正在考虑的方案包括将CoWoS先进封装引入日本。而目前,台积电的这类产能均位于中国台湾。消息人士称,目前计划的潜在投资金额和具体时间表尚未确定。这一传言公布后,台积电公司拒绝对此发表评论。目前人工智能(AI)的发展,使得世界对先进半导体封装的需求激增,刺激台积电、三星、英特尔等芯片制造商加紧增加产能。此前台积电曾表示,计划今年将CoWoS产能翻一倍,并在2025年持续扩大。台积电之外,包括日月光、力成、京元电等半导体后段专业封测代工厂(OSAT),今年同样积极扩大资本支出,布局先进封装产能。据了解,台积电曾于2021年在日本东京北部的茨城县建立了先进封装研发中心。鉴于日本拥有多家先进半导体材料和设备制造商,当地被认为具有发展先进封装的良好条件。 ... PC版: 手机版:

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人