台积电开始量产3纳米芯片

台积电开始量产3纳米芯片 台积电周四开始大规模生产下一代芯片，确保该岛仍然是华盛顿和北京政府争夺的一项关键技术的关键。 Apple Inc.的主要芯片制造商开始在台湾南部的台南园区批量生产先进的 3 纳米芯片。为此，台积电效仿三星电子公司，准备生产一项技术，该技术有望控制从 iPhone 到互联网服务器再到超级计算机的下一代尖端设备系列。 周四，台积电董事长刘德音表达了对芯片需求长期前景的信心，并承诺在台湾新竹和台中市生产未来几代 2nm 芯片。 “未来十年半导体产业将快速增长，台湾必将在全球经济中扮演更重要的角色，”刘说。对 3nm 芯片的需求“非常强劲”。 台湾拥有全球90%以上的尖端芯片制造能力。全球政策制定者和客户越来越担心他们对北京威胁要入侵的岛屿的技术依赖，并推动台积电将部分生产转移到国外。

中国即将量产5纳米芯片 最早将于今年投产

中国即将量产5纳米芯片 最早将于今年投产 中芯国际和华为计划量产5纳米芯片，该计划有助于中国实现芯片自给自足的目标。中国多家龙头芯片企业预计，最早将于今年生产出下一代智能手机芯片。两位知情人士表示，中国最大的芯片制造商中芯国际已在上海建立一些新的半导体生产线，以量产由科技巨头华为设计的芯片。据知情人士透露，中芯国际的目标是利用其现有的美国和荷兰制造的设备来生产更小型的5纳米芯片。该生产线将生产由华为海思部门设计的麒麟芯片，并将用于其新版本的高端智能手机。 、

德国总理朔尔茨周一表示，他希望欧洲最大的经济体在与中国打交道时减少风险，并在原材料供应方面加强自给自足。

德国总理朔尔茨周一表示，他希望欧洲最大的经济体在与中国打交道时减少风险，并在原材料供应方面加强自给自足。 朔尔茨还讨论了加强德国半导体产业的问题，并表示，通过扩大投资，德国可以成为世界上最大的半导体生产中心之一。

美国以安全为由禁止出口用于3纳米芯片生产的技术

美国以安全为由禁止出口用于3纳米芯片生产的技术 美国正式禁止出口与半导体制造相关的四项技术，称保护这些项目 "对国家安全至关重要"。 美国商务部工业与安全局（BIS）周五宣布，并在今天颁布，该规则将禁止出口两种超宽带隙半导体材料，以及某些类型的电子计算机辅助设计（ECAD）技术和压力增益燃烧（PGC）技术。 特别是，BIS说半导体材料氧化镓和金刚石将受到新的出口管制，因为它们可以在更极端的温度和电压条件下运行。该局说，这种能力使这些材料在武器中更加有用。 ECAD软件可以帮助设计各种电路，它有专门的形式，支持门控环绕场效应晶体管（GAAFETs），这种晶体管被用来将半导体扩展到3纳米及以下。 BIS说，PGC技术在地面和航空航天方面也有 "广泛的潜力"。 所有四个项目都被归入《出口管制改革法》第1758条，该条涵盖了先进半导体和燃气涡轮发动机的生产。

佳能纳米压印设备最快今年出货 无法向中国出口

佳能纳米压印设备最快今年出货 无法向中国出口 据了解，纳米压印技术并不是利用光学图像投影的原理将集成电路的微观结构转移到硅晶圆上，而是更类似于印刷技术，直接通过压印形成图案。在晶圆上只压印1次，就可以在特定的位置形成复杂的2D或3D电路图。当下的5nm制程的先进半导体制造设备市场，则由ASML的EUV光刻机所垄断，单台价格约1.5亿美元。对于接下来更为先进的2nm及以下制程的芯片，ASML也推出了成本更为高昂的High-NA EUV光刻机，单台价格或将超过3亿美元，这也使得尖端制程所需的成本越来越高。相比之下，佳能的目前纳米压印技术将可以使得芯片制造商不依赖于EUV光刻机就能生产最小5nm制程节点的逻辑半导体。佳能半导体设备业务部长岩本和德此前还曾表示，如果改进光罩，纳米压印甚至可以生产2nm先进制程的芯片。佳能的纳米压印技术或许将有机会帮助佳能缩小其与ASML的差距。更为关键的是，佳能的纳米压印设备成本和制造成本都远低于ASML的EUV光刻机。岩本和德表示，客户的成本因条件而异，据估算1次压印工序所需要的成本，有时能降至传统曝光设备工序的一半。而且，因为纳米压印设备的规模较小，在研发等用途方面也更容易引进。据了解，采用纳米压印技术，将可使得整体的设备投资降低至EUV光刻产线设备的40%水平。虽然佳能并未公布其纳米压印设备的定价，但是，佳能CEO御手洗富士夫此前曾表示，该公司的纳米压印设备的“价格将比ASML的EUV光刻机低一位数（即仅有10%）”。在客户方面，佳能表示目前收到了半导体厂商、大学、研究所的很多咨询，以期待作为EUV设备的替代产品，使纳米压印设备备受期待。预计，该设备将可用于闪存、个人电脑用DRAM，以及逻辑等多种半导体生产用途上。不过，需要指出的是，纳米压印是完全不同于光刻技术的全新路径，因此它与现有的基于DUV或EUV光刻的产线是不兼容的.也就是说现有的大型芯片制造商无法再现有产线中直接使用纳米压印技术，需要重新建立全新的生产线，显然这将成为阻碍纳米压印推广的一个因素。目前中国半导体产业正受到美日荷的多方围堵，国内半导体制造商获取先进的半导体制造设备受到了限制，佳能的纳米压印设备或将为国内发展先进制程提供一条突破封锁的新路径。但是，佳能的纳米压印设备可能无法对中国大陆出口。查阅日本的出口管制清单发现，当中就有限制“可实现45nm以下线宽的压印光刻装置”。佳能CEO御手洗富士夫也在此前的采访中也曾表示，佳能可能无法将这些（基于纳米压印技术的）芯片制造设备出口到中国。“我的理解是，任何超过14nm技术的出口都是被禁止的，所以我认为我们无法销售。”不过，如果佳能的纳米压印设备能够在实际量产当中获得成功，也将为国内半导体制造提供一个可以绕过EUV光刻机继续发展先进制程的新思路，国产半导体设备厂商也可以选择纳米压印技术路线来开发相关的设备，来助力国产先进制程的进一步突破。 ... PC版： 手机版：

三星目标在2025年量产2纳米GAA晶圆 同时还将准备三种3纳米变体

三星目标在2025年量产2纳米GAA晶圆 同时还将准备三种3纳米变体 三星尚未在其 3nm GAA 节点上获利，这主要归功于其产量低，导致与其他公司的合作不可行。根据最新报道，这家半导体制造商的目标是推出该技术的三个迭代版本，类似于台积电在自己的3nm 节点上所做的那样，从苹果公司专用的"N3B"开始。三星实现了栅极全方位技术的商业化，该技术具有多项优势。例如，它可以调节、放大和控制半导体内的电流。随着芯片体积越来越小，控制电流变得越来越困难，但 GAA 通过重新设计晶体管结构来提高能效，从而解决了这一问题。尽管有这些优势，但三星在争取各种客户供应晶圆方面基本上都不成功，因为它不断遇到产量问题。再加上高昂的生产成本，该公司的潜在客户并不看好这种合作关系。此前，我们曾报道三星的 3 纳米 GAA 良率仅为可怕的 20%，但这家代工巨头已经成功扭转了局面，使这一数字达到了原来的三倍。不过，在整体良率方面，三星仍落后于台积电，因此高通（Qualcomm）和联发科（MediaTek）只对这家台湾半导体公司的技术表现出信心也就不足为奇了。三星在其 GAA 工艺中开发了一种名为"MBCFET"的专有技术，每一次 3 纳米迭代都会带来性能和效率的提升。三星已计划推出其 3 纳米 GAA 技术的第三次迭代，据说该技术可将功率损耗降低 50%以上，并因面积缩小而实现更高的集成度。也许通过未来的研究，三星可以提高产量，使其达到足够高的数字，从而使客户开始对 3 纳米 GAA 和 2 纳米 GAA 版本产生兴趣。 ... PC版： 手机版：