铠侠公布3D NAND闪存发展蓝图 计划2027年实现1000层堆叠

铠侠公布3D NAND闪存发展蓝图 计划2027年实现1000层堆叠 在3D NAND闪存技术的竞赛中，铠侠展现出了对层数挑战的坚定决心，其目标似乎比三星更为激进。三星虽也计划在2030年之前推出超过1000层的先进NAND闪存芯片，并计划引入新型铁电材料来实现这一目标，但铠侠却更早地设定了具体的实现时间表。去年，铠侠推出了BiCS8 3D NAND闪存，其层数高达218层，采用1Tb三层单元（TLC）和四层单元（QLC）技术，并通过创新的横向收缩技术，成功将位密度提高了50%以上。若要实现2027年1000层堆叠的宏伟目标，铠侠可能会进一步探索五层单元（PLC）技术的应用。值得注意的是，提高3D NAND芯片的密度并非仅仅意味着增加层数，更涉及到制造过程中可能遇到的一系列新问题和技术挑战。 ... PC版： 手机版：

铠侠计划在2031年批量生产超过1000层堆叠的3D NAND闪存

铠侠计划在2031年批量生产超过1000层堆叠的3D NAND闪存 至于使用什么样的新技术、新工艺才能达到1000多层，铠侠没有明说。目前堆叠层数最多的闪存技术来自SK海力士，达到了321层，不过要到2025年上半年才能量产。有趣的是，三星方面此前声称，计划在2030年实现1000层闪存(SSD容量也规划到了1000TB)，不知道和铠侠谁能最先做到。三星的V-NAND已经推进到第九代，将在明年初量产，基于双堆栈架构，可达成业界最高堆叠层数，预计超过300层，再往后的第十代则会达到430层左右。 ... PC版： 手机版：

3D NAND原厂技术比拼 哪家垂直单元效率更高？

3D NAND原厂技术比拼 哪家垂直单元效率更高？ 传统的NAND闪存单元采用平面晶体管结构，包括控制栅极（Control Gate）和浮动栅极（Float Gate）。通过向单元施加电压，电子在浮动栅极中存储和移除。多年来，供应商将平面 NAND 的单元尺寸从 120nm 缩小到 1xnm 节点，使容量增加了 100 倍。然而，当单元尺寸达到了 14nm 的极限，这意味着该技术不再可扩展，由此NAND原厂纷纷转向3D NAND，以实现超过 2D NAND 结构的数据密度，并能够在更新一代的技术节点上制造。具体来说，平面 NAND 由带有存储单元的水平串组成，而在 3D NAND 中，存储单元串被拉伸、折叠并以“U 形”结构垂直竖立。实际上，这些单元以垂直方式堆叠以缩放密度，因此，3D NAND存储单元有多个层级。3D NAND的层数描述了堆叠在一起的字线（Word Line）数量。在这些字线层上切出一个垂直柱，柱子与每条字线的交点代表一个物理单元。也就是说，每个 3D NAND 存储单元都类似于一个微小的圆柱形结构。每个微小单元由中间的垂直通道和结构内部的电荷层组成，通过施加电压，电子可以进出绝缘电荷存储膜，然后读取信号。平面 NAND 在每个节点上都减小了单元尺寸， 3D NAND 则采用了更宽松的工艺，大约在 30nm 到 50nm 之间。3D NAND 内存容量的扩展主要是通过添加垂直层来实现的，在这种3D NAND结构中，单元密度会随着堆栈中层数的增加而增加。然后，每隔一到两年，供应商就会从一代技术迁移到下一代技术。根据研究数据显示，供应商平均每代 3D NAND 都会增加 30% 至 50% 的层数，而每一代新的芯片将会增加 10% 至 15% 的晶圆成本。这也使得NAND 的每bit成本能够平均以每年约20%幅度降低。现在，超过200层的TLC NAND 产品已经逐渐成为主流，比如三星236层NAND 、SK 海力士 238层NAND、美光 232层NAND 、YMTC 232层NAND。此外还有一些接近200层的厂商，比如铠侠（KIOXIA）和西部数据的 112层/162层NAND 和 Solidigm 的 144层/ 192层 (FG) NAND。Techinsights从 SK 海力士 2TB SSD PC811 HFS002TEM9X152N (设备：H25T3TDG8C-X682) 中提取了 SK 海力士 238L 512 Gb 3D NAND 芯片，该芯片尺寸为 34.56mm2，位密度为 14.81 Gb/mm2。谈到 3D NAND 单元效率，垂直单元效率 (VCE，vertical cell efficiency) 对于 NAND 单元工艺、设计、集成和设备操作而言非常重要。随着堆叠的总栅极数量的增加，单元 VC（vertical cell）孔高度也会增加。为了降低 VC 高度和纵横比，其中一种方法是通过减少虚拟栅极（dummy gates）、通过栅极（passing gates）和选择栅极（select gates）的数量来提高垂直单元效率。垂直单元效率可以用总栅极中active cell 的百分比来定义，也就是用active WL （Word Line）除以集成的总栅极数来计算。垂直单元效率越高，工艺集成度越高，纵横比越低，整体效率越高。VCE可定义为活跃单元占总栅极的比例，即Active WL 数量除以总集成栅极数量 x 100%。例如，一个NAND串由Active WL、通道WL（含dummy WL）和选择器（源极/漏极）组成。若其包含96个Active WL和总计115个栅极，则VCE为83.5%，计算方法为96/115×100%。VCE越高，对工艺集成越有利，能实现更低的纵横比和更高的生产效率。Techinsights发现，在多代 3D NAND 产品中，三星始终以最高的垂直单元效率领跑行业。他们最新的多层V-NAND 在前几代以高效著称的基础上，拥有令人印象深刻的垂直单元效率。美光和YMTC也在其产品中展示了强劲的垂直单元效率数据，这反映出它们在减少虚拟栅极、通过栅极和选择栅极数量方面取得了显著进步，从而优化了垂直单元效率。△3D NAND 垂直单元效率趋势总结来看，三星每一代产品的VCE都是最高的，比如采用单层结构的128层是94.1%，176层COP V-NAND是92.1%，236层2nd COP V-NAND是94.8% 。YMTC的232层Xtacking 3.0的VCE是91.7%，美光232层是91%。铠侠162层的VCE稍低一些，为88%。SK海力士238层共有259个门，VCE为91.9%，仍然低于三星的236L。 ... PC版： 手机版：

任天堂Switch 2可能使用三星第五代V-NAND 读取速度达1.4GB/s

任天堂Switch 2可能使用三星第五代V-NAND 读取速度达1.4GB/s 在主要成就中，这位前三星员工还列出了由三星存储器第五代 V-NAND 闪存驱动的安全增强型 eMMC 卡的开发，这似乎不仅与用于未指定任天堂游戏卡的 NAND 闪存控制器设备相吻合，而且还与其他一些信息相吻合，如创新未指定专有硬件的安全性和设计新的 PUF IP（物理不可克隆功能）。任天堂 Switch 2 需要比上一代产品更快的读取速度并不完全令人惊讶，但任天堂使用三星第 5 代 V-NAND 仍然是个好消息，尽管以今天的标准来看，这已经是有些过时的技术了，因为三星正在开发第 9 代和第 10 代 V-NAND，后者计划于 2025 年发布。不过，第 5 代产品高达 1.4 GB/s 的速度对于任天堂的游戏来说应该绰绰有余，至少比前一代产品有了很大的提升。关于 Nintendo Switch 2的细节人们所知甚少，只知道它将再次采用NVIDIA硬件。据说，T239 芯片将支持英伟达 DLSS 和光线重构等功能，这将使它成为市场上光线追踪能力最强的游戏系统。 ... PC版： 手机版：

美报告：韩芯片产量2032年将占全球近二成

美报告：韩芯片产量2032年将占全球近二成 美国半导体行业协会(SIA)和波士顿咨询公司(BCG)8日发布一份报告预测，2032年韩国芯片产量在全球所占份额将达到19%，创下历史新高。据报告，2022年至2032年，韩国芯片产能增幅有望达到129%，仅次于美国(203%)居全球第二，赶超欧洲(124%)、台湾(97%)、中国大陆和日本(各86%)。但受美国政府凭借《2022年芯片和科学法》引导企业对美进行设备投资的影响，韩国10纳米以下芯片产量份额将从31%降至9%。报告评价称，韩国早就对芯片产业进行投资，为三星电子和SK海力士成为全球顶级芯片企业提供支持，两家企业在全球闪存芯片(NAND)和动态随机存取存储器(DRAM)市场的合计市占率均过半。

Linux 内核长期支持计划减少至两年

Linux 内核长期支持计划减少至两年 在西班牙毕尔巴鄂的欧洲开源峰会上，Linux 内核开发人员兼《Linux Weekly News》执行主编 Jonathan Corbet 介绍了 Linux 内核的最新动态以及未来的发展方向。其中一项即将发生的重大变化是：Linux 内核的长期支持 (LTS) 时间将从六年缩短至两年。 目前 Linux 社区仍然遵守当前的生命周期终止时间表，因此已发布的 6.1、5.15、5.10、5.4、4.19 和 4.14 六个 LTS 版本会遵守六年的规律，但之后发布的新版本则只会有两年周期。 对此，Corbet 解释称，主要原因在于缺乏使用和缺乏支持；“维持这么久确实没有意义，因为人们已经不再使用它们了”。