AMD 演示数据中心 APU MI300

AMD 演示数据中心 APU MI300 在 CES 2023 上，AMD 演示了一个庞然大物：专为数据中心设计的 APU MI300。AMD 此前的 APU 产品主要是针对消费级，如笔记本电脑和游戏机。MI300 是第一款数据中心/HPC 级 APU 产品，有 1460 亿个晶体管，是 AMD 至今构建的最大最复杂芯片相比下英特尔 Xeon Max GPU 有 1000 亿晶体管，英伟达 GH100 GPU 有 800 亿晶体管。MI300 包含了 24 个 Zen 4 CPU 核心，未披露数量的 CDNA 3 架构 CU，以及 128GB HBM3 内存。MI300 在 4 个 6 纳米小芯片（chiplets）之上堆了 9 个 5 纳米小芯片。相比 MI250X，MI300 的 AI 训练性能是其 8 倍以上，产品将在今年下半年上市。 来源 ， 来自：雷锋 频道：@kejiqu 群组：@kejiquchat 投稿：@kejiqubot

AMD MI300X加速GPU买家首秀

AMD MI300X加速GPU买家首秀 他们使用的是八路并行配置，单系统就有八块这样的加速器，从截图里就可以看到八块卡，只不过都处于空闲状态，并未火力全开。早在去年7月，美国能源部旗下的劳伦斯利弗莫尔国家实验室(LLNA)就宣布，全新的“El Capitan”(酋长岩)超算已开始安装MI300A加速器，将在2024年满血上线，预计性能超过200亿亿次浮点计算每秒。如今，小客户也拿到了MI300加速器，显然产能已经上来，可以批量供货了，对AMD来说非常关键。AMD此前曾预计，MI300系列加速器将成为公司历史上最快达到1亿美元收入的产品。AMD MI300X集成八个5nm XCD加速计算模块，共计304个计算单元，搭配四个6nm IOD模块，集成256MB无限缓存，还有八颗共192GB HBM3内存，总计1530亿个晶体管。按照官方说法，MI300X的性能可以超过NVIDIA H100 80GB。MI300A是全球首款面向AI、HPC的APU加速器，配置六个XCD模块、228个计算单元，以及三个CCD哦快、24个Zen4 CPU核心，搭配128GB HBM3内存，总计1460亿个晶体管。 ... PC版： 手机版：

AMD 正式发布 MI300 加速器，性能较英伟达 H100 芯片提高 60%

AMD 正式发布 MI300 加速器，性能较英伟达 H100 芯片提高 60% 在美国加州圣何塞举行的 AI 特别活动中，AMD 宣布正式推出其旗舰 AI GPU 加速器 MI300X，并称其性能比英伟达的 H100 芯片提高了 60%。 据 AMD 介绍，新芯片为性能最高的芯片，拥有超过 1500 亿个晶体管。与英伟达 H100 芯片相比，AMD 新芯片的内存为其 2.4 倍，内存带宽为其 1.6 倍，训练性能与 H100 芯片相当，在运行 AI 模型方面则比英伟达快得多。 、

传AMD下一代APU为加入AI能力而牺牲了本属于高速缓存的芯片区域

传AMD下一代APU为加入AI能力而牺牲了本属于高速缓存的芯片区域 据 Anandtech 论坛成员称，AMD 已大幅减少了缓存大小，以便在即将推出的 Strix Point 硬件上容纳大型人工智能芯片。如果报道属实，那么这将表明 AMD 和其他处理器供应商正把相当大的赌注押在一个尚未得到证实的趋势上。用户"uzzi38"称，AMD 最初打算为 Strix Point APU 配备系统级缓存，这将大幅提高 CPU 和集成显卡的性能。然而，这一计划被增强型神经处理单元（NPU）所取代，后者被定位为推动新一轮人工智能增强型 PC 的核心功能。另一位论坛成员"adroc_thurston"补充说，Strix Point 最初打算配备 16MB 的 MALL 缓存。英特尔（Intel）、AMD 和高通（Qualcomm）正在大力推广人工智能，将其作为下一代 CPU 不可或缺的功能。它们计划利用神经处理单元（NPU）来本地处理生成式人工智能工作负载，这些任务通常由 ChatGPT 等云服务处理。英特尔去年底推出的 Meteor Lake 引领了这一趋势。英特尔的目标是通过随后发布的 Arrow Lake、Lunar Lake 和 Panther Lake 等产品提升NPU 性能。AMD 的 Strix Point 也将在今年晚些时候推出，以增强其 Zen 5 CPU 和 RDNA 3.5 图形芯片的人工智能功能。这些芯片制造商正在与微软的人工智能驱动 PC 计划保持一致，其中包括对专用人工智能密钥和至少能达到 40 TOPs 的 NPU 的要求。然而，硬件制造商和软件开发商尚未充分探索生成式人工智能如何造福最终用户。虽然文本和图像生成是目前的主要应用，但它们面临着版权和可靠性方面的争议。微软的设想是，通过自动执行文件检索或设置调整等任务，人工智能生成技术将彻底改变用户与 Windows 的交互方式，但这些概念仍未得到验证。论坛帖子中的许多参与者认为，生成式人工智能是一个潜在的泡沫，一旦破裂，可能会对人工智能 PC 和多代 SoC 产生负面影响。如果该技术无法吸引主流用户，那么配备 NPU 的众多产品的实用性可能会受到限制。 ... PC版： 手机版：

三星为下一代3D DRAM做准备 堆叠16层大幅提升容量

三星为下一代3D DRAM做准备 堆叠16层大幅提升容量 在韩国首尔举行的 2024 年国际内存研讨会（IMW）上，三星电子副总裁Lee Si-woo展示了新的 3D DRAM 技术，称随着市场的快速发展，尤其是人工智能领域，对先进 DRAM 技术的需求比以往任何时候都更加迫切。在 3D DRAM 架构的基础上，三星通过 DRAM 集成和性能的大幅提升，成功地大幅缩小了单元面积。图片来源：Samsung / Memcon三星/Memcon新的工艺采用了著名的"4F Square"单元结构，但 DRAM 晶体管是垂直安装的，这就是所谓的 VCT（垂直通道晶体管）技术。通过结合 4F Square 和 VCT 来改变单元结构，三星的目标是堆叠尽可能多的单元层，并以 16 层为目标，该公司很可能见证巨大的内存容量和性能提升。由于人工智能的炒作和消费者的需求，DRAM 市场出现了潜在的经济好转，看到市场上出现这样的发展令人兴奋，因为这不仅会带来创新，还会增加市场竞争，最终有利于普通消费者。不过，3D DRAM 目前仍是一个概念，三星自己也表示，该标准涉及复杂的制造技术，导致生产价格高昂。 ... PC版： 手机版：

下一代改良工艺有望加速发挥台积电当前3纳米技术的优势

下一代改良工艺有望加速发挥台积电当前3纳米技术的优势 生产全球最先进芯片的竞争十分激烈，而台积电的产品路线图承诺，这场争夺战将异常激烈。首先，其性能优化的 N3P 节点即将问世，并将于 2024 年下半年投入量产，这将是该公司一段时间内最先进的节点。明年台积电将推出两个生产节点，它们将于 2025 年下半年进入大批量生产，有望加快 N3P 优势的发挥，这两个节点分别是 3 纳米级工艺 N3X 和 2 纳米级工艺 N2。N3X 专为高性能计算应用而定制，最高电压为 1.2V。根据 AnandTech 的研究，N3X 芯片可将 Vdd 从 1.0V 降至 0.9V，从而将功耗降低 7%，将性能提高 5%，或将晶体管密度提高约 10%。N2 采用全栅极（GAA）纳米片晶体管，这是台积电的首创，具有卓越的低 Vdd 性能，专为移动和可穿戴应用而设计。此外，台积电表示，N2 的超薄堆叠纳米片将 HPC 的节能计算提升到了一个新的水平。还将增加背面电源轨，以进一步提高性能。N2 技术将配备台积电 NanoFlex，这是一种设计-技术协同优化技术，可为设计人员提供 N2 标准单元的灵活性，其中短单元强调小面积和更高的能效，而高单元则最大限度地提高性能。客户可在同一设计块内优化短单元和高单元的组合。2026 年，台积电将再推出两个节点：N2P（2 纳米级）和 A16（1.6 纳米级）。与最初的 N2 相比，N2P 的功率有望降低 5%-10%，性能提升 5%-10%。不过，与之前公布的消息相反，N2P将不会采用背面功率传输网络，而是使用传统的功率传输机制。这意味着这种先进功率传输的集成将转移到包括 A16 在内的新一代节点上。台积公司上月发布了A16。A16 将结合台积公司的超级电源轨架构和纳米片晶体管，通过将前端路由资源专用于信号来提高逻辑密度和性能，使 A16 成为具有复杂信号路由和密集电源传输网络的高性能计算产品的理想选择。与台积电的 N2P 工艺相比，A16 将在相同 Vdd（正电源电压）下提高 8-10% 的速度，在相同速度下降低 15-20% 的功耗，并为数据中心产品提高高达 1.10 倍的芯片密度。 ... PC版： 手机版：