特斯拉德国超级工厂实际用水量远低于预期水平

特斯拉德国超级工厂实际用水量远低于预期水平 值得一提的是，最新消息显示，特斯拉德国超级工厂的实际用水量远远低于抗议者认为的水平。据了解，特斯拉德国超级工厂在2023年只使用了 451,654 立方米的自来水，而其获批的年度用水配额则高达 130 万立方米。据特斯拉员工透露，该工厂每生产一辆汽车仅消耗 2.28 立方米的水，这比行业平均水平的3.68立方米低了33%。有意思的是，周边地区的其他企业用水量要大得多。普勒姆尼茨垃圾焚烧厂每年用水2300万立方米，施韦特炼油厂用水1300万立方米，LEAG 燃煤电厂的用水量更是高达4480万立方米。值得一提的是，克莱斯托芦笋农场一年的用水量就达到100万立方米，是特斯拉超级工厂的两倍之多。讽刺的是，特斯拉超级工厂目前每周生产6000辆零排放汽车，却因用水量仅为一个芦笋农场的一半而引发争议。特斯拉表示，该工厂的用水效率还会进一步提高，随着工厂的不断扩建，其用水可持续性还将进一步提升。 ... PC版： 手机版：

#视频 自2002年以来，拉斯维加斯所在的内华达州在人口增加75万的同时，减少了26%的科罗拉多河用水量。拉斯维加斯这座沙漠中崛

#视频 自2002年以来，拉斯维加斯所在的内华达州在人口增加75万的同时，减少了26%的科罗拉多河用水量。拉斯维加斯这座沙漠中崛起的城市凭借超强的节水意识和对水资源的可持续利用成为国际公认的节水先锋，其合理利用每一滴水的经验值得各州借鉴。

美国如何利用供应链来扼制中国的芯片发展

美国如何利用供应链来扼制中国的芯片发展 长期以来，半导体行业一直是全球一体化供应链的一个例子。多年来，该行业高昂的研发成本和密集的资本支出，促使不同国家在芯片制造过程的不同步骤中实现专业化。 美国仍然控制着产业链中一些最关键和头部的部分，特别是那些需要密集研究和开发的部分。美国拥有许多设计最复杂的半导体的领先公司，以及那些制造软件和设备来制造芯片的公司。 新的限制措施限制了以下方面的准入： ·芯片设计软件：美国制造的软件用于开发最先进的芯片 · 先进的芯片：使用美国技术生产的美国或外国芯片，用于中国的超级计算机，以及最先进的人工智能机器学习芯片 · 芯片制造设备：美国制造的制造设备和它们的组件，用于最尖端的芯片 · 人才："美国人"，包括美国公民、绿卡持有人、居民和美国公司，用于支持最尖端的芯片 由于美国人才分散在整个供应链中，这给了美国政府进一步的筹码，关闭中国获得芯片制造资源的其他剩余渠道。 （节选）

SK 海力士、台积电 宣布合作开发 HBM4 芯片，预期2026年投产

SK 海力士、台积电 宣布合作开发 HBM4 芯片，预期2026年投产 在此次合作前，所有的海力士HBM芯片都是基于公司自己的制程工艺，包括制造封装内最底层的基础裸片，然后将多层DRAM裸片堆叠在基础裸片上。 从HBM4产品开始，海力士准备用台积电的先进逻辑工艺来制造基础裸片。 另外，双方还计划合作优化 HBM 产品和台积电独有的 CoWoS 技术融合（2.5D封装）。

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片 访问：NordVPN 立减 75% + 外加 3 个月时长 另有NordPass密码管理器 作为 2024 年欧洲技术研讨会演讲的一部分，台积电提供了一些有关其将为 HBM4 制造的基础模具的新细节，这些模具将使用逻辑工艺制造。由于台积电计划采用其 N12 和 N5 工艺的变体来完成这项任务，该公司有望在 HBM4 制造工艺中占据有利地位，因为内存工厂目前还不具备经济地生产这种先进逻辑芯片的能力（如果它们能生产的话）。对于第一波 HBM4，台积电准备采用两种制造工艺：N12FFC+ 和 N5。虽然它们的目的相同将 HBM4E 内存与下一代 AI 和 HPC 处理器集成，但它们将以两种不同的方式连接用于 AI 和 HPC 应用的高性能处理器内存。台积电设计与技术平台高级总监表示："我们正与主要的 HBM 存储器合作伙伴（美光、三星、SK 海力士）合作，在先进节点上实现 HBM4 全堆栈集成。N12FFC+高性价比基础芯片可以达到HBM的性能，而N5基础芯片可以在HBM4速度下以更低的功耗提供更多的逻辑。"台积电采用 N12FFC+ 制造工艺（12 纳米 FinFet Compact Plus，正式属于 12 纳米级别的技术，但其根源来自台积电久经考验的 16 纳米 FinFET 生产节点）制造的基础芯片将用于在系统级芯片（SoC）旁边的硅中间件上安装 HBM4 存储器堆栈。台积电认为，他们的 12FFC+ 工艺非常适合实现 HBM4 性能，使内存供应商能够构建 12-Hi(48 GB) 和 16-Hi 堆栈（64 GB），每堆栈带宽超过 2 TB/秒。高级总监说："我们还在为 HBM4 优化 CoWoS-L 和 CoWoS-R。CoWoS-L和CoWoS-R都[使用]超过八层，以实现HBM4的2000多个互连的路由，并具有[适当的]信号完整性"。N12FFC+ 上的 HBM4 基础芯片将有助于使用台积电的 CoWoS-L 或 CoWoS-R 先进封装技术构建系统级封装 (SiP)，该技术可为内插件提供高达 8 倍网纹尺寸的空间，足以容纳多达 12 个 HBM4 存储器堆栈。根据台积电的数据，目前，HBM4 在电流为 14mA 时的数据传输速率可达 6 GT/s。台积电代表解释说："我们与 Cadence、Synopsys 和 Ansys 等 EDA 合作伙伴合作，对 HBM4 通道信号完整性、IR/EM 和热精度进行认证。"同时，作为更先进的替代方案，内存制造商还可以选择台积电的 N5 工艺来生产 HBM4 基础芯片。采用 N5 工艺的基础芯片将包含更多的逻辑，功耗更低，性能更高。但可以说最重要的好处是，这种先进的工艺技术将实现非常小的互连间距，大约为 6 至 9 微米。这将使 N5 基本芯片与直接键合技术结合使用，从而使 HBM4 可以直接在逻辑芯片上进行三维堆叠。直接键合技术可实现更高的内存性能，这对于一直在渴求更多内存带宽的人工智能和高性能计算芯片来说将是一个巨大的推动。我们已经知道台积电和 SK Hynix 正合作开发 HBM4 基础芯片。台积电很可能也会为美光生产 HBM4 基础芯片。否则，我们会更惊讶地看到台积电与三星合作，因为这家企业集团已经通过其三星代工部门拥有了自己的先进逻辑晶圆厂。 ... PC版： 手机版：

苹果很可能已在设计基于台积电2纳米工艺的芯片

苹果很可能已在设计基于台积电2纳米工艺的芯片 幻灯片中未编辑的部分写道："TS5nm、TS3nm，正在研究 TS2nm，"据信这些术语指的是苹果为过去、现在和未来的芯片选择的不同制造工艺。"3nm"和"2nm"等术语指的是台积电在芯片系列中使用的特定架构和设计规则。节点尺寸的缩小相当于晶体管尺寸的缩小，因此处理器上可以安装更多的晶体管，从而提高速度和功耗效率。有传言称，台积电已经开始研发更先进的 1.4 纳米芯片，预计最快将于 2027 年面世。据说苹果公司希望为台积电保留 1.4 纳米和 1 纳米技术的初始制造能力，作为对比，人类的一缕头发大约有 80000 到 100000 纳米宽。去年，苹果公司的 iPhone 和 Mac 采用了 3 纳米芯片，比之前的 5 纳米模式有所升级。改用 3 纳米技术后，iPhone 的 GPU 速度提高了 20%，CPU 速度提高了 10%，神经引擎速度提高了 2 倍，Mac 也有类似的改进。苹果公司被认为是首家将获得台积电未来 2 纳米工艺制造的芯片的公司，该工艺预计将于 2025 年下半年投产。2 纳米制造工艺也被简称为"N2"，与采用该供应商 3 纳米技术制造的芯片相比，预计将在相同功耗下提高 10% 至 15% 的速度，或在相同速度下降低 25% 至 30% 的功耗。台积电正在建设两座新工厂，以满足 2 纳米芯片生产的需要，第三座工厂正在等待批准。这家台湾晶圆厂巨头正耗资数十亿美元进行改造，苹果公司也需要改变芯片设计以适应新技术。苹果是台积电的主要客户，通常也是最先获得台积电新芯片的客户。例如，苹果在 2023 年收购了台积电所有的 3 纳米芯片，用于 iPhone、iPad 和 Mac。 ... PC版： 手机版：