汽车大芯片正走到巨变前夜
汽车大芯片正走到巨变前夜 在未来十年内，汽车微元件和逻辑半导体市场预计将在 2032 年增长到 600 亿美元。预计整个汽车半导体市场将在同一时期内从 600 亿美元增长到 1400 亿美元。其 10% 的复合年增长率超过了半导体市场的所有其他垂直市场。集中式高性能计算单元通常为高级驾驶辅助系统 (ADAS) 或未来的自动驾驶 (AD) 提供功能，以及信息娱乐和车辆运动任务。两种原型独立的、特定领域的计算单元和跨领域的中央计算单元将主导下一代 E/E 架构（图 2）。根据这种性质，OEM 和一级供应商可以通过不同的方式实现集中式计算单元，例如通过基于机架的设置、带有多个芯片的印刷电路板 (PCB) 或用于多个域的融合芯片。在所有情况下，选择最高效的底层片上系统 (SoC) 或系统级封装 (SiP) 至关重要，原因如下：首先，SoC 和 SiP 实现了自动驾驶汽车所需的基本计算（例如，通过实现识别其他车辆和交通参与者的感知功能），此外还提供尖端的信息娱乐服务并支持生成式人工智能 (gen AI) 用例（例如，用于车载助手）。其次，SoC 和 SiP 是成本的主要驱动因素，并且极大地影响了整体物料清单 (BOM)。最后，它们的功耗可能在确保车辆节能运行方面发挥作用，这对于向电池电动汽车 (BEV) 的过渡尤为重要。因此，汽车 OEM 高度投入，不断提高计算能力和效率。于是，ADAS/AD 和信息娱乐领域的两个新兴趋势在即将到来的 E/E 架构的概念阶段获得了关注：融合芯片和基于芯粒的芯片设计。本文将讨论融合芯片和基于芯粒的芯片设计作为未来 E/E 架构中集中计算的推动因素，并讨论为什么它们成为首席技术官在制定有关集中计算的战略决策时的重要因素。通过融合芯片推进 ADAS/AD 和信息娱乐领域的集中计算融合芯片可能被视为提高 SDV 功能和计算整合度的合理下一步。也就是说，融合芯片将信息娱乐和 ADAS/AD 的功能合并到一块硅片上，形成一个单一的“融合”芯片。乍一看，这种整合的技术要求似乎很合理。如今，ADAS/AD 和信息娱乐领域都需要最先进的多核中央处理器 (CPU)、图形处理器 (GPU)、AI 加速器和数字信号处理器，并且这两个领域都旨在以非常小的节点尺寸（即小于 10 纳米）实现，以提高计算能力和能效。同时，这种整合的几个方面揭示了这两个领域的不同之处：虽然信息娱乐领域有一些与功能安全相关的应用（例如，支持驾驶舱集群），但在 ADAS/AD 领域，对汽车安全完整性等级 B (ASIL-B) 和 ASIL-D 功能安全合规性的需求更为明显，因为该领域必须执行许多实时关键功能（例如，执行器控制任务）。纯基于安全岛的方法在这里可能不够，因为信息娱乐通常采用这种方法。在 ADAS/AD 领域，对硬件/软件 (HW/SW) 进行紧密协同设计的需求尤为明显，以便为实现感知元素的特定神经网络架构（例如卷积神经网络和变压器）优化计算硬件（例如 AI 加速器）。在过去的两年中，尽管融合芯片设计面临着诸多挑战，但无晶圆厂半导体厂商和新进入者已经将这一理论想法变成了现实。此外，几家一级供应商已经展示了使用融合芯片的计算单元设计，并在 SDV 环境下宣扬其优势。通过使用融合芯片，OEM 可以减少物理计算单元的总数，并进一步简化计算逻辑的整体集成和整合。例如，这种方法对于在整个车辆生命周期内促进无线 (OTA) 更新至关重要，这是 SDV 的关键推动因素。此外，OEM 可以简化信息娱乐和 ADAS/AD 领域的工具链和开发框架，从长远来看具有预期的成本优势。麦肯锡与全球半导体联盟（GSA）合作，对整个汽车半导体价值链的利益相关者进行了调查。受访者表示，便利的开发模式（如开发环境和工具链）和成本原因（如节省知识产权和封装成本）是他们决定采用结合 ADAS/AD 和信息娱乐功能的融合芯片的首要因素（分别为 28% 和 57%）。与此同时，向融合芯片的过渡也将带来一些挑战。首先，融合芯片需要更高的技术复杂性（例如，验证工作）才能保证不受干扰，这是因为信息娱乐和 ADAS/AD 必须分开，并且一个域的任何计算要求都不能干扰另一个域。此外，在信息娱乐和 ADAS 域之间的协调需求方面，组织负担将增加。二是满足L3及以上自动驾驶系统的冗余度要求的问题。L3级系统需要有条件自动驾驶、计算冗余、执行器（制动和转向）和电源。当信息娱乐和 ADAS/AD 的计算功能组合到一个高度集成的芯片上时，可能不需要部署第二个芯片，因为在主芯片发生故障的情况下，信息娱乐域不需要额外的计算能力。在这种情况下，部署第二个芯片可能会产生开销。额外的挑战在于，由于相关的功能安全要求，电磁兼容性 (EMC) 的一致性要求更加复杂；单独优化的可能性有限，例如功能安全要求和专用加速器；以及失去为两个领域选择最佳供应商的能力和更高的锁定效应。在调查中，参与者还指出，采用融合 SoC 面临的三大挑战是确保不受干扰（33%）、处理组织原因（25%），以及解决 ADAS/AD 的冗余要求（19%）。计算能力方面的可扩展性以及物理和制造难度（分别有 13% 和 10%）被认为挑战性较小。考虑到更高级别自动驾驶的冗余要求，融合芯片可能是一种特别可行的解决方案，适用于针对 L0 到 L2 应用（例如自适应巡航控制 [ACC]、车道偏离警告 [LDW] 和自动紧急制动 [AEB]）的部署场景，而不是针对 L3 及以上应用（例如放手和放眼场景）的场景，尤其是在 2030 年之前。此外，融合 SoC 可能会接管两个领域之间的功能，例如驾驶员监控和乘员检测鉴于欧洲即将出台的新车评估计划 (NCAP) 法规，这些领域变得越来越重要。在信息娱乐方面，融合芯片非常适合控制广泛的功能，例如驾驶舱集群、中央堆栈和乘客显示器、增强现实显示器、环视停车、后座娱乐和电子后视镜。根据最近的公开公告，针对系列车辆的融合芯片预计将在 2026 年至 2027 年期间首次部署，主要采用者是注重成本效益的批量原始设备制造商以及技术遗产有限且对技术创新更开放的颠覆者。采用Chiplet进行汽车定制芯片设计从广义上讲，“chiplet”是指一种先进的封装形式即用于增强半导体器件性能、功能和集成度的创新技术，超越了传统的封装方法。芯片组架构代表了半导体设计的范式转变，能够将多个专用芯片模块化集成到一个封装中。芯片组允许 OEM 为每个子组件选择最佳技术解决方案，这突显出并非所有组件都需要在尖端节点尺寸上制造。因此，在专用 ADAS/AD 和信息娱乐芯片以及融合芯片中都可以使用基于芯片组的设计。由于实现了灵活性，人们甚至可以考虑在整体芯片设计为支持不同计算负载（例如，通过使用专用 CPU 芯片）的情况下使用芯片。因此，区域控制器也可能构成一个有趣的应用领域，因为它们的计算要求因原型而异（例如，简单的输入/输出聚合器与成熟的计算单元）。现代芯片的所有功能（例如 CPU、内存、AI 加速器、串行器和反串行器）并非都集成在一块硅片上，而是使用最适合应用且经济可行的技术节点大小分别实现芯片组的各个组件（图 3）。这意味着 CPU 和加速器子系统可能采用可用的最小节点大小，而其他功能可能在更大的节点大小上实现。为了确保单独制造的组件仍能协同工作，需要一个通用接口标准，例如通用芯片组互连标准 (UCIe)。如后文所述，许多创建这些标准的努力正在进行中。在汽车领域，专家最常提到基于芯粒的芯片设计的两个优点：整体芯片尺寸减小。使用芯粒可避免单片设计方法增加芯片尺寸（面积）。在过去五年中，复杂芯片的芯片面积不... PC版： 手机版：
在Telegram中查看相关推荐
🔍 发送关键词来寻找群组、频道或视频。
启动SOSO机器人