和IBM合作 日本将研发2nm芯片Chiplet先进封装技术

和IBM合作 日本将研发2nm芯片Chiplet先进封装技术 左为Rapidus总裁兼首席执行官小池淳义，右为IBM日本副总裁森本典繁该协议是日本新能源和工业技术开发组织（NEDO）开展的“2nm半导体芯片和封装设计与制造技术开发”项目框架内国际合作的一部分，并建立在Rapidus与IBM共同开发2nm制程节点技术的现有协议基础上。作为协议的一部分，Rapidus与IBM的工程师将在IBM位于北美的工厂，合作开发和制造高性能计算机系统的半导体封装技术。多年来，IBM积累了用于高性能计算机系统的半导体封装的研发和制造技术。与此同时，IBM与日本半导体制造商以及半导体、封装制造设备和材料制造商在联合开发方面也有着非常丰富的经验。Rapidus的目标是利用IBM的这些专业知识，快速开发尖端的芯片封装技术。此前有报道称，Rapidus已经向IBM派遣了大概100名员工，目前正在美国纽约的奥尔巴尼纳米技术中心，专注于2nm工艺技术的开发工作。此外，Rapidus的员工还在向IBM的技术人员学习如何使用极紫外（EUV）光刻设备。Rapidus是由索尼、丰田、NTT、三菱、NEC、铠侠和软银等八家日本企业于2022年成立的合资企业，旨在实现本地化先进半导体工艺的设计和制造。Rapidus早在2022年底与IBM签署了技术授权协议，在日本北海道千岁市新建晶圆厂，计划2025年启动生产线，试产2nm芯片，并在2027年开始实现批量生产。 ... PC版： 手机版：

三星：2025年量产2nm工艺 2027年挺进1.4nm

三星：2025年量产2nm工艺 2027年挺进1.4nm 据悉，三星第一代2nm工艺SF2将于明年准备就绪，最先进的2nm工艺节点SF2Z将于2027年量产商用，它采用先进的后端供电网络（BSPDN）技术，可以提高电源效率。值得注意的是，三星2nm工艺进一步完善了多桥-通道场效应晶体管（MBCFET）架构，具有独特的外延和集成工艺，与基于FinFET的工艺技术相比，晶体管性能提升了11%-46%，可变性降低26%，同时漏电降低约50%。值得注意的是，在今年2月，三星宣布与Arm展开合作，提供基于最新的GAA晶体管技术，优化下一代Arm Cortex-X/Cortex-A CPU内核，尽可能地提高了性能和效率。 ... PC版： 手机版：

【台积电首次公布2nm制程工艺，2025年量产】今天凌晨举行的台积电北美技术论坛上，台积电（TSMC）正式公布未来先进制程路线图

【台积电首次公布2nm制程工艺，2025年量产】今天凌晨举行的台积电北美技术论坛上，台积电（TSMC）正式公布未来先进制程路线图。其中，台积电3nm（N3）工艺将于2022年内量产，而台积电首度推出采用纳米片晶体管（GAAFET）架构的2nm（N2）制程工艺，将于2025年量产。 #抽屉IT

大日本印刷将为 Rapidus 量产尖端半导体零部件

大日本印刷将为 Rapidus 量产尖端半导体零部件 大日本印刷 开发和量产的是面向2纳米产品的光掩模。光掩模在在半导体基板硅晶圆上形成电路的曝光工序中使用。曝光是半导体制造的重要工序之一，通过绘有电路形状的光掩模向晶圆照射特殊光，烧刻电路。

三星正在为高通制造 2nm 芯片原型

三星正在为高通制造 2nm 芯片原型 三星晶圆制造（Samsung Foundry）正在开发一种非常先进的 SF2 GAAFET 工艺。 其周二的新闻稿介绍称，三星已与 ARM 建立开发合作伙伴关系：“提供基于三星晶圆制造最新的全环绕栅极(GAA) 2nm 工艺技术开发的优化的下一代 ARM Cortex-X CPU。” 三星电子已经赢得了日本最大 AI 公司 PFN 生产 2nm 的 AI 加速芯片的订单。高通也已与设计高性能芯片的三星电子系统 LSI 部门讨论生产 2nm 原型。高通可能正在评估在骁龙 8 Gen 5 芯片组的制造中使用 2nm SF2 GAAFET 工艺，而三星 LSI 可能正在开发 2nm 的 Exynos 2600 SoC 设计。 ,,

台积电已在研发1.4nm制程工艺 预计2027到2028年量产

台积电已在研发1.4nm制程工艺 预计2027到2028年量产 （英文） 虽然台积电方面并未透露1.4nm制程工艺的量产时间和具体参数，但外媒在报道中提到，考虑到2nm制程工艺在2025年量产，N2P制程工艺在2026年年底量产，1.4nm制程工艺预计会在2027年到2028年量产。