联华电子 与 英特尔 合作晶圆代工,将共同打造12nm制程平台

联华电子与英特尔合作晶圆代工,将共同打造12nm制程平台为何盯上了12nm?12纳米工艺是先进的半导体制造工艺之一,相比较更高纳米级别的工艺,它能提供更高的晶体管密度、更低的功耗和更强的计算性能。在移动设备、通信基础设施和网络等高增长市场中,这种工艺能够支持更复杂、性能更高的芯片设计,满足这些领域对于高性能、低功耗芯片的需求。12纳米工艺非常适合构建蓝牙、Wi-Fi、微控制器、传感器和一系列其他连接应用的芯片。

相关推荐

封面图片

英特尔明年跃居晶圆代工亚军 1.8nm逆袭友商2nm工艺

英特尔明年跃居晶圆代工亚军1.8nm逆袭友商2nm工艺在这方面,英特尔的变化犹如当年AMD拆分晶圆制造业务后成立格芯一样,不同的是AMD将这部分业务独立之后卖掉了,股份也逐渐清空,现在的AMD跟格芯只有合作关系。英特尔有所不同,拆分晶圆制造业务了,但没有卖掉,依然是自己的左膀右臂,因此是IDM2.0模式,英特尔希望分出来的IFS代工部门既能接自己的订单,也能接外界的订单,跟台积电、三星抢市场。英特尔的模式有点类似现在的三星,半导体制造业务也是内外订单都做,正因为此英特尔CFO指出2024年英特尔的IFS代工业务能实现200亿美元的营收,明年直接就超越三星成为晶圆代工市场的亚军了。因为拆分之后最大的客户就是英特尔自己的设计部门,虽然这样算难免有左手倒右手之嫌,但三星之前也是这样做的。除了代工模式的转变之外,英特尔这次转型还特别强调了先进工艺的逆袭,他们的官方PPT中还对比了过去多年中工艺上的变化。简单来说,在32nm到14nm节点中英特尔是领先台积电的,但在10m之后台积电翻身了,之后的Intel4、Intel3工艺中,英特尔也很诚实地表示落后于台积电的5nm、3nm,甚至20A工艺也要落后,但是18A工艺将会领先台积电的2nm工艺。这个18A工艺等效于1.8nm工艺,是20A的改进版,也是英特尔4年搞定5代CPU工艺中最关键的一环,接下来先进工艺代工就靠它了。让市场失望的一点就是英特尔这次没有如传闻的那样公布代工客户名单,1.8nm工艺之前感兴趣的厂商不少,包括Arm、高通、英伟达等,甚至还收到了英特尔的测试样片,但是确定采用该工艺代工的客户还没定下来,市场还在观望英特尔的表现。...PC版:https://www.cnbeta.com.tw/articles/soft/1367043.htm手机版:https://m.cnbeta.com.tw/view/1367043.htm

封面图片

三星电子开发出业界首个12nm工艺的DDR5 DRAM

三星电子开发出业界首个12nm工艺的DDR5DRAM利用最新的DDR5标准,三星的12纳米级DRAM将有助于释放每秒7.2Gbps的速度。这相当于在一秒钟内处理两部30GB的UHD电影。与新DRAM的速度相匹配的是更高的电源效率,与之前的DRAM相比,12纳米级DRAM的功耗降低了23%。三星电子DRAM产品和技术执行副总裁JooyoungLee对此表示:"12纳米级DRAM将成为推动DDR5DRAM在市场上广泛采用的关键因素。凭借卓越的性能和电源效率,预计我们的新DRAM将成为下一代计算、数据中心和人工智能驱动系统等领域更可持续的运营基础。""创新往往需要与行业伙伴密切合作,以推动技术的发展,"AMD高级副总裁、企业研究员和客户、计算和图形首席技术官JoeMacri说。"我们很高兴能再次与三星合作,特别是在推出在"Zen"平台上优化和验证的DDR5内存产品方面。"随着2023年开始量产,三星计划将基于这种尖端的12纳米级工艺技术的DRAM阵容扩大到广泛的细分市场。...PC版:https://www.cnbeta.com.tw/articles/soft/1335825.htm手机版:https://m.cnbeta.com.tw/view/1335825.htm

封面图片

台积电第二座2nm制程工艺晶圆代工厂难以在今年动工

台积电第二座2nm制程工艺晶圆代工厂难以在今年动工2nm制程工艺计划在2025年量产,也就意味着台积电需要建设相关的厂房,并安装调试相关的设备,进而确保在2025年如期量产。从外媒的报道来看,在2nm制程工艺上,台积电是计划建设两座晶圆代工厂,第一座在新竹,第二座则是计划建在台中。但从外媒最新的报道来看,台积电第二座2nm制程工艺的晶圆代工厂,已很难在今年动工建设。有消息称他们的建厂计划尚未获得批准,考虑到批准之后还要划拨建设厂房的土地,即便能尽快批准,在完成相关的程序之后,也很在今年年底动工建设。另外,外媒在报道中还提到,台积电建设第二座2nm制程工艺的晶圆代工厂,还面临水和电力供应方面的挑战,晶圆代工过程中需要大量的纯水,稳定的供水必不可少,他们在2021年也曾遇到供水方面的挑战。...PC版:https://www.cnbeta.com.tw/articles/soft/1378713.htm手机版:https://m.cnbeta.com.tw/view/1378713.htm

封面图片

晶晨即将推出 6nm 工艺节点制造的 S905X5 芯片

晶晨即将推出6nm工艺节点制造的S905X5芯片晶晨即将推出的S905X5芯片采用了6纳米工艺节点制造,据称在相同性能水平下功耗降低了50%。这应该会导致性能和效率的大幅跃升。除了较新的工艺节点外,S905X5还配备了“下一代CPU”和ARMMali-G310GPU,能够以4KHDR分辨率渲染UI,提供更好的视觉效果。其他升级包括DolbyAtmos、eARC、可变刷新率、双4K60fps解码器、H266支持以及潜在的AV1支持,一旦采用第五代芯片的设备面世,用户体验将明显改善。据称,该芯片将于2024年第二季度进入量产。——

封面图片

英特尔第十代酷睿处理器 Comet Lake-S 发布

英特尔第十代酷睿处理器CometLake-S发布英特尔的第十代酷睿处理器CometLake-S正式发布,主要科技网站的评测解禁,结果显示CometLake-S单线程性能出色,但代价是功耗爆炸,用户需要更好更昂贵的冷却系统。大约十年前,AMD为了追赶英特尔而不断的提升其处理器的主频,带来的一个后果是功耗大增,而性能因为架构劣势也未能如意。现在情况反过来了,英特尔为了追赶AMD而大幅提升其处理器频率,功耗爆增,但芯片巨人毕竟是巨人,新一代处理器至少在单线程上仍然相比AMD有优势。CometLake被称为是第十代酷睿,但在设计上它其实是第六代Skylake,Skylake++++采用了14++纳米工艺技术,至于它是否是英特尔的最后一代14纳米芯片,明年10纳米或7纳米工艺桌面芯片是否能及时大规模投产仍然存在很多疑问。CometLake处理器最高有10个核心,频率最高能达到5.3GHz(两个核心不是所有核心)。与AMD的同等产品相比,英特尔的价格依旧更高,核心数更少,它不太会是注重性价比的用户首选,但其品牌在普通用户中间仍然有着巨大的惯性和影响力。

封面图片

三星晶圆代工厂最新消息:2nm工艺6月亮相 第二代SF3 3nm今年投产

三星晶圆代工厂最新消息:2nm工艺6月亮相第二代SF33nm今年投产SF2将于六月亮相三星计划在6月19日举行的2024年超大规模集成电路研讨会(VLSISymposium2024)上披露其SF2制造技术的关键细节。这将是该公司基于全栅极(GAA)多桥沟道场效应晶体管(MBCFET)的第二个主要工艺节点。与前代产品相比,SF2将采用"独特的外延和集成工艺",这将使该工艺节点比基于FinFET的传统节点具有更高的性能和更低的漏电率(尽管三星并未透露与之比较的具体节点)。三星表示,SF2使N型和P型窄晶体管的性能分别提高了29%和46%,使宽晶体管的性能分别提高了11%和23%。此外,与FinFET技术相比,它还将晶体管的全局变化减少了26%,并将产品漏电率降低了约50%。该工艺还通过加强与客户的设计技术合作优化(DTCO)为未来的技术进步奠定了基础。在SF2的背景下,三星没有提到的一点是背面电源传输,因此至少目前没有迹象表明三星将在SF2上采用这种下一代电源路由功能。三星表示,SF2的设计基础架构(PDK、EDA工具和授权IP)将于2024年第二季度完成。一旦完成,三星的芯片开发合作伙伴就可以开始为这一生产节点设计产品。同时,三星已经开始与Arm合作,针对SF2工艺共同优化Arm的Cortex内核。SF3:2024年下半年有望实现作为首家推出基于GAAFET节点的工厂,三星一直处于芯片制造的最前沿。但与此同时,这也意味着他们是第一个遇到并解决如此重大的晶体管设计变更所带来的不可避免的磨合问题的工厂。因此,虽然三星的第一代SF3E工艺技术已经投产不到两年时间,但迄今为止公开披露的采用该工艺制造的芯片都是相对较小的加密货币挖矿芯片--这正是在新工艺节点上表现出色的流水线部件。有了这些经验,三星正准备利用GAAFET制作更大更好的芯片。作为其财报公告的一部分,该公司已确认其去年推出的更新SF3节点仍将按计划于2024年下半年投入生产。SF3从一开始就是一个更加成熟的产品,准备用于制造更大的处理器,包括数据中心产品。与它的前身SF4相比,SF3承诺在相同功耗和晶体管数量下性能提升22%,或在相同频率和复杂度下功耗降低34%,逻辑面积减少21%。总体而言,三星对这项技术寄予厚望,因为这一代3nm级技术有望与台积电的N3B和N3E节点相抗衡。SF4:准备进行3D堆叠最后,三星还在准备将其最终FinFET技术节点SF4的一个变体用于3D芯片堆叠。随着晶体管密度的提高不断放缓,三维芯片堆叠已成为不断提高整体芯片性能的一种方法,尤其是在现代多层处理器设计中。有关该节点的详细信息还很有限,但三星似乎正在做出一些改变,以考虑/优化在三维堆叠设计中使用SF4芯片的情况,在这种设计中,芯片需要能够上下层通信。根据该公司的第一季度财务报告,三星预计将在本季度(第二季度)完成堆叠芯片SF4变体的准备工作。...PC版:https://www.cnbeta.com.tw/articles/soft/1429312.htm手机版:https://m.cnbeta.com.tw/view/1429312.htm

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人