台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片访问：NordVPN立减75%+外加3个月时长另有NordPass密码管理器作为2024年欧洲技术研讨会演讲的一部分，台积电提供了一些有关其将为HBM4制造的基础模具的新细节，这些模具将使用逻辑工艺制造。由于台积电计划采用其N12和N5工艺的变体来完成这项任务，该公司有望在HBM4制造工艺中占据有利地位，因为内存工厂目前还不具备经济地生产这种先进逻辑芯片的能力（如果它们能生产的话）。对于第一波HBM4，台积电准备采用两种制造工艺：N12FFC+和N5。虽然它们的目的相同--将HBM4E内存与下一代AI和HPC处理器集成，但它们将以两种不同的方式连接用于AI和HPC应用的高性能处理器内存。台积电设计与技术平台高级总监表示："我们正与主要的HBM存储器合作伙伴（美光、三星、SK海力士）合作，在先进节点上实现HBM4全堆栈集成。N12FFC+高性价比基础芯片可以达到HBM的性能，而N5基础芯片可以在HBM4速度下以更低的功耗提供更多的逻辑。"台积电采用N12FFC+制造工艺（12纳米FinFetCompactPlus，正式属于12纳米级别的技术，但其根源来自台积电久经考验的16纳米FinFET生产节点）制造的基础芯片将用于在系统级芯片（SoC）旁边的硅中间件上安装HBM4存储器堆栈。台积电认为，他们的12FFC+工艺非常适合实现HBM4性能，使内存供应商能够构建12-Hi(48GB)和16-Hi堆栈（64GB），每堆栈带宽超过2TB/秒。高级总监说："我们还在为HBM4优化CoWoS-L和CoWoS-R。CoWoS-L和CoWoS-R都[使用]超过八层，以实现HBM4的2000多个互连的路由，并具有[适当的]信号完整性"。N12FFC+上的HBM4基础芯片将有助于使用台积电的CoWoS-L或CoWoS-R先进封装技术构建系统级封装(SiP)，该技术可为内插件提供高达8倍网纹尺寸的空间，足以容纳多达12个HBM4存储器堆栈。根据台积电的数据，目前，HBM4在电流为14mA时的数据传输速率可达6GT/s。台积电代表解释说："我们与Cadence、Synopsys和Ansys等EDA合作伙伴合作，对HBM4通道信号完整性、IR/EM和热精度进行认证。"同时，作为更先进的替代方案，内存制造商还可以选择台积电的N5工艺来生产HBM4基础芯片。采用N5工艺的基础芯片将包含更多的逻辑，功耗更低，性能更高。但可以说最重要的好处是，这种先进的工艺技术将实现非常小的互连间距，大约为6至9微米。这将使N5基本芯片与直接键合技术结合使用，从而使HBM4可以直接在逻辑芯片上进行三维堆叠。直接键合技术可实现更高的内存性能，这对于一直在渴求更多内存带宽的人工智能和高性能计算芯片来说将是一个巨大的推动。我们已经知道台积电和SKHynix正合作开发HBM4基础芯片。台积电很可能也会为美光生产HBM4基础芯片。否则，我们会更惊讶地看到台积电与三星合作，因为这家企业集团已经通过其三星代工部门拥有了自己的先进逻辑晶圆厂。...PC版：https://www.cnbeta.com.tw/articles/soft/1431173.htm手机版：https://m.cnbeta.com.tw/view/1431173.htm

Intel 芯片路线图添加新的 14A 工艺节点

Intel芯片路线图添加新的14A工艺节点Intel今天更新了其芯片路线图，其中包括新添加的“14A”节点，即1.4nm工艺，该节点承诺生产迄今为止最先进的计算机芯片。该节点也将是业界首次使用HighNAEUV技术进行的量产工艺。虽然没有透露有关14A节点的更多信息，但英特尔每个新的制造节点都试图比前一个节点提供15%的性能提升。目前，18A仍然是该公司最先进的制造节点，预计于2024年下半年开始进入量产阶段。根据路线图，Intel14A及其变体Intel14A-E将于2027年或之前推出。该公司还计划用改进现有技术的制造节点来填充路线图的其他部分。其中包括Intel3-E、Intel3-PT、Intel3-T以及Intel18A-P的工艺节点。——

台积电：N3 N2工艺节点不担心被超越 2nm芯片有望2025年量产

台积电：N3N2工艺节点不担心被超越2nm芯片有望2025年量产有投资者提问，台积电先进制程是否担心被竞争对手追上或超越？刘德音表示，台积电从来不低估竞争对手，所以在先进制程方面不遗余力，但不评论竞争对手。以最近N3、N2工艺节点的进展来看，至少不担心这两个节点被超越，但这不代表未来没有这个可能。因此，台积电会更努力去发展更先进的技术。关于台积电最先进的制程工艺，魏哲家表示，目前可以讲，1.4nm一定比2nm好，目前还处于研发阶段。台积电在股东会上还表示，2nm芯片有望2025年量产，客户对2nm芯片的高性能计算和智能手机应用非常感兴趣。...PC版：https://www.cnbeta.com.tw/articles/soft/1372071.htm手机版：https://m.cnbeta.com.tw/view/1372071.htm

索尼新款PS5配6nm工艺AMD新芯片：重量更轻散热更好功耗更低

索尼新款PS5配6nm工艺AMD新芯片：重量更轻散热更好功耗更低索尼新款PlayStation5主机于本月中旬在部分国家和地区开售，新型号CFI-1202带来了更低的运行温度和更强悍的性能输出。归功于基于台积电6nm工艺的AMDObreonPlusSoC，新款PS5更轻、散热效果更好、功耗更低。PC版：https://www.cnbeta.com/articles/soft/1320573.htm手机版：https://m.cnbeta.com/view/1320573.htm

消息称三星Galaxy Watch 7将成为3nm工艺节点的首次运用

消息称三星GalaxyWatch7将成为3nm工艺节点的首次运用三星打算明年生产3纳米芯片早已不是秘密，该公司还表示计划在2025年推出基于2纳米工艺的芯片，在2027年升级到基于1.4纳米工艺的芯片。用于GalaxyS24的自家Exynos2400芯片不会采用这些工艺。相反使用的是4纳米工艺。不过，下一代Exynos2500将采用3纳米工艺制造，以获得更好的性能。GalaxyWatch7是首款采用3纳米芯片ExynosW1000的产品。据称，该公司计划在今年下半年开始生产这种芯片。与之前的说法相反，三星把3nmSoC称为ExynosW1000，而不是ExynosW940，这在意料之中，因为该公司把GalaxyWatch6的处理器命名为W930。报道进一步指出，三星将使用其第二代3nm工艺节点，这是迄今为止半导体行业最先进的技术。台积电是唯一一家使用相同工艺生产芯片的制造商，其生产的芯片帮助了苹果在竞争中保持领先。ExynosW1000预计将把可穿戴设备的性能提高20%，并大大提高能效。此外，与Watch6相比，Watch7的存储空间将增加一倍，达到32GB。这款可穿戴设备将配备增强的人工智能功能、更大的电池以及三星健康的先进功能。预计高级处理器仅限提供给Pro版本。无论将处理器扩展到哪款机型，更先进的处理器都将帮助GalaxyWatch7与今年晚些时候发布的AppleWatchSeries9和Series10展开竞争。...PC版：https://www.cnbeta.com.tw/articles/soft/1431046.htm手机版：https://m.cnbeta.com.tw/view/1431046.htm

高通发布骁龙6s Gen3移动平台：6nm工艺 不支持WiFi6

高通发布骁龙6sGen3移动平台：6nm工艺不支持WiFi6在存储方面，骁龙6sGen3支持最高LPDDR4X2133MHz规格内存与UFS2.2闪存，而同系列的骁龙6Gen1则支持LPDDR52750MHz内存和UFS3.1闪存，从这里可以看出，在存储规格上骁龙6sGen3有所缩水。在网络方面，骁龙6sGen3采用骁龙X51调制解调器，支持802.11a、802.11ac网络，也就是说该芯片不支持WiFi6网络。影像方面，骁龙6sGen3支持最高108MP摄像头、兼容最高1080x2520120Hz屏幕显示，可录制1080P60FPS或者720P120FPS慢动作视频。从定位上看，骁龙6sGen3是一款主打低功耗的中低端芯片。...PC版：https://www.cnbeta.com.tw/articles/soft/1434079.htm手机版：https://m.cnbeta.com.tw/view/1434079.htm