传台积电计划在美国建第二座新厂 拟切入3纳米制程

传台积电计划在美国建第二座新厂拟切入3纳米制程据钜亨网消息，台积电近期传出将展开评估在美投资兴建第二座晶圆厂，拟切入3纳米制程，建厂时程约2年后。对此，台积电8月19日表示，不回应市场传闻。此前，台积电美国亚利桑那州5纳米新厂，已于7月底上梁，预计一期于2024年量产，第一期月产能2万片。不过，由于台积电亚利桑那州厂土地面积广大，占地约445公顷，先前就多次传出，台积电将扩大亚利桑那州投资计划，预计建6座晶圆厂。台积电总裁魏哲家去年也曾说，台积电已在亚利桑那州取得大范围土地，以维持弹性，进一步扩建是有可能的，但首要任务是使第一期厂房顺利量产，接着根据营运效率、成本效益，及客户需求来决定下一步计划。据了解，台积电的3nm工艺仍将采用FinFET晶体管的结构，而三星的3nm节点采用GAA晶体管架构。三星甚至领先于台积电，将3nm工艺技术转向量产。消息人士指出，AMD、苹果、博通、英特尔、联发科、英伟达和高通等厂商均已向台积电下达3nm芯片订单。但三星的3nmGAA工艺尚未吸引主要芯片供应商的订单。（校对/李杭森）...PC版：https://www.cnbeta.com/articles/soft/1306765.htm手机版：https://m.cnbeta.com/view/1306765.htm

华为和中芯国际为 5 纳米生产准备四重半导体图案化技术

华为和中芯国际为5纳米生产准备四重半导体图案化技术在7纳米工艺中，中芯国际最有可能使用自对准双图案技术（SADP）和DUV工具，但为了提高5纳米节点的密度，需要将SAQP提高一倍。在半导体制造过程中，光刻工具需要多次转动来蚀刻硅晶片上的设计。特别是随着更小的节点对密度的要求越来越高，使用DUV工具蚀刻10纳米以下的设计变得越来越具有挑战性。这就是ASML的极紫外光(EUV)工具发挥作用的地方。使用EUV，光刻打印机的波长比DUV小14倍，仅为13.5nm，而ArF浸透DUV系统的波长为193nm。这就意味着，如果没有EUV，中芯国际就必须寻找SAQP等替代方案来提高节点密度，结果会增加复杂性，并可能降低产量。例如，英特尔曾试图在其首批10纳米节点中使用SAQP，以减少对EUV的依赖，结果造成了一系列延误和并发症，最终将英特尔本身也推向了EUV。虽然华为和中芯国际可能会为SAQP开发出更高效的解决方案，但由于普通DUV无法跟上半导体节点密度的不断提高，因此使用EUV已迫在眉睫。鉴于ASML无法将其EUV设备运到中国，据称华为正在开发自己的EUV设备，但可能还需要几年时间才能展示出来。...PC版：https://www.cnbeta.com.tw/articles/soft/1424936.htm手机版：https://m.cnbeta.com.tw/view/1424936.htm

三星晶圆代工事业紧追台积电之际，有消息称三星挖台积电客户，有望拿到Meta下世代自研AI芯片代工订单，将采2奈米制程生产，成为三

三星晶圆代工事业紧追台积电之际，有消息称三星挖台积电客户，有望拿到Meta下世代自研AI芯片代工订单，将采2奈米制程生产，成为三星第一个2nm客户。目前Meta有两款AI芯片委由台积电生产，业界人士分析，三星晶圆代工事业最大的问题是良率，先前因良率不佳，已让苹果、高通及谷歌转至台积电下单，若三星代工Meta下世代AI芯片，双方合作是否顺利，关键仍在于良率。(台湾联合新闻网)