台积电正开发先进芯片封装技术：矩形代替圆形晶圆 可放更多芯片

台积电正开发先进芯片封装技术：矩形代替圆形晶圆可放更多芯片不仅如此，新基板还有助于减少生产过程中的损耗，进一步提升了制造效率。尽管此项研究尚处早期，但已面临一系列技术挑战。尤其是在新形状基板上进行尖端芯片封装时，光刻胶的涂复成为了一个关键的瓶颈。这要求台积电这样的芯片制造巨头发挥其深厚的财力优势，推动设备制造商进行设备设计的革新。在当前的科技浪潮中，AI服务器、高性能计算（HPC）应用以及高阶智能手机AI化正不断推动半导体产业的发展。在这样的背景下，台积电3纳米家族制程产能成为了市场上的热门焦点。据悉，其产能已经供不应求，客户的排队现象已经延续至2026年。值得一提的是，台积电在为英伟达、AMD、亚马逊和谷歌等科技巨头生产AI芯片时，已采用了先进的芯片堆叠和组装技术。这些技术目前基于12英寸硅晶圆，这是目前业界最大的晶圆尺寸。...PC版：https://www.cnbeta.com.tw/articles/soft/1435484.htm手机版：https://m.cnbeta.com.tw/view/1435484.htm

AI芯片产能告急 矩形晶“圆”来当救星？

AI芯片产能告急矩形晶“圆”来当救星？也正是因为客户抢着预订产能，台积电3nm家族产能的持续吃紧，而与AI芯片关系密切的CoWoS先进封装产能同样出现供不应求的情况。为了缓解产能缺口，台积电预计在今年第三季度将新增的CoWoS相关设备到位。除此以外，台积电还在研究新的先进芯片封装技术。矩形晶“圆”，一种新思路据日经亚洲报道，台积电在研究一种新的先进芯片封装方法，即使用矩形基板代替传统圆形晶圆，从而在每个晶圆上放置更多的芯片。据消息人士透露，这种矩形基板尺寸为510x515mm，对比12寸晶圆的尺寸（70659平方毫米），可用面积达到了三倍之多，并且不像圆形晶圆一样有可用面积有边角料留下。据分析师估算，在100%的良率下，一块12寸晶圆只能造出16套B200这样的AI计算芯片。即使是较早的H100芯片，最多也只能封装大约29套。而从供应链的角度来看，仅英伟达一家对CoWoS的需求就超过4.5万片晶圆，更不要说Google、亚马逊、AMD等厂商都在使用台积电的CoWoS封装技术。随着需求持续攀升，英伟达的GPU供应能力将进一步受到限制，这是买卖双方都不愿意看到的结果。不过，目前该这项研究仍然处于早期阶段，有半导体分析师认为，整体来看，这一技术可能需要五到十年的时间才能实现全面的设施升级。因此，想要解决CoWoS产能问题目前只能先靠增加产线的方式。业界传出，台积电南科嘉义园区CoWoS新厂已进入环差审查阶段，即开始采购设备。同时，南科嘉义园区原定要盖两座CoWoS新厂之外，台积电正勘察三厂土地。另外，业内类似CoWoS类似的2.5D先进封装技术还有三星的I-Cube（InterposerCube）、日月光的FOCoS-Bridge、英特尔的EMIB等。最强AI芯片,点燃面板封装产业链其实在英伟达发布新一代AI芯片GB200时，就已经透露了这种矩形晶圆封装技术。为了缓解CoWoS先进封装产能吃紧问题，英伟达正规划将其GB200提早导入扇出面板级封装（FOPLP），从原订2026年提前到2025年。对比晶圆级封装（FOWLP），面板级封装使用方形的玻璃面板或印刷电路板，尺寸也不仅仅是510x515mm，还有更大的600x600mm。据Yole的报告计算，FOWLP技术的面积使用率<85%，而FOPLP面积使用率>95%，这使得同比例下，300x300mm的矩形面板会比12寸晶圆多容纳1.64倍的die，最终会转化到每单位芯片的生产成本之上。随着基板面积的增加，芯片制造成本将逐渐下降，300mm过渡到板级封装，则能节约高达66%的成本。因此单从经济角度考虑，FOPLP对比晶圆封装有多项优势。而更重要的则是FOPLP可以缓解CoWoS产能吃紧的问题，从而保证AI计算的需求。不过矩形基板，其实早有尝试。为了在基板上形成布线层和TSV，需要用到专用的制造设备和传输系统，并且需要光刻胶等一系列配套设备。而这些的准备工作，都需要时间和金钱，即使像台积电这样拥有深厚财力的芯片制造商，也不能在短时间内解决。因此在先进封装相关设备制造商投入相应产品前，CoWoS技术依然是AI芯片的首选。不过随着产业链上下游厂商的不断关注和入局，这项面板级封装技术也会逐渐走向现实。...PC版：https://www.cnbeta.com.tw/articles/soft/1435577.htm手机版：https://m.cnbeta.com.tw/view/1435577.htm

台积电CoWoS先进封装产能告急 根本无法满足AI GPU需求

台积电CoWoS先进封装产能告急根本无法满足AIGPU需求这一增长直接推动了AI芯片需求的激增，进而导致硅中介层面积的增加，单个12英寸晶圆可生产的芯片数量正在减少。台积电为了应对这一挑战，计划在2024年全面提升封装产能，预计年底每月产能将达到4万片，相比2023年提升至少150%。同时，台积电已经在规划2025年的CoWoS产能计划，预计产能可能还要实现倍增，其中英伟达的需求占据了一半以上。然而，CoWoS封装技术中的一个关键瓶颈是HBM芯片，HBM3/3E的堆叠层数将从HBM2/2E的4到8层升至8到12层，未来HBM4更是进一步升至16层，这无疑增加了封装的复杂性和难度。尽管其他代工厂也在寻求解决方案，例如英特尔提出使用矩形玻璃基板来取代传统的12英寸晶圆中介层，但这些方案需要大量的准备工作，并且要等待行业参与者的合作。...PC版：https://www.cnbeta.com.tw/articles/soft/1431725.htm手机版：https://m.cnbeta.com.tw/view/1431725.htm

三星先进封装技术落后于台积电 令其难以获得AI芯片订单

三星先进封装技术落后于台积电令其难以获得AI芯片订单根据市场研究公司YoleDevelopment的报告显示，英特尔和台积电分占2022年全球先进封装投资32%和27%，三星仅排名第四，甚至落后台湾封装测试大厂日月光投控。因此，即使三星在2022年领先台积电成功量产3nm制程晶圆，英伟达和苹果等全球龙头仍然希望使用台积电的产能，这也使得目前所有AI及自动驾驶相关芯片的代工大订单，几乎都掌握在了台积电手上。值得注意的是，三星还曾在2021年6月的HotChips大会上表示，正在开发3.5D先进封装技术，但是三星并未透露具体的细节。三星先进封装工作组的成立，显然意味着三星将进一步加大对于先进封装技术的投入，旨在缩小与英特尔、台积电在先进封装领域的差距。...PC版：https://www.cnbeta.com.tw/articles/soft/1369061.htm手机版：https://m.cnbeta.com.tw/view/1369061.htm

1.6nm、晶圆级超级封装、硅光子集成...台积电北美6大技术王炸

1.6nm、晶圆级超级封装、硅光子集成...台积电北美6大技术王炸  研究机构TechInsights报告显示，台积电2023年总销售额达到692.76亿美元，成为全球半导体产业冠军。摩根大通（小摩）、摩根士丹利等金融服务机构均对台积电的后续发展给出乐观预测，小摩在最新报告中认为，台积电在技术创新和先进封装领域的领先地位，以及在AI时代的关键作用，通过一系列技术突破，有望在未来几年继续保持在半导体产业的领先地位。以下为台积电在2024北美论坛公布的六大半导体技术：A161.6nm制程技术台积电A16制程节点是其首个整合纳米片晶体管（nanosheet）以及背面供电技术“SuperPowerRail”的节点，特别适合高性能计算（HPC）及人工智能（AI）应用，是台积电N2P制程的迭代。根据台积电此前公布的路线图，N2、N2P2nm节点定于2025年量产，A16预计将于2026年下半年量产。与2nmN2P节点相比，A16提高了晶体管密度和能效，在相同Vdd（正电源电压）下可实现8~10%的速度提升；在相同速度下，功耗可以降低15~20%。该技术可以帮助数据中心计算芯片实现1.07~1.10倍的芯片密度。台积电在北美峰会同时宣布A14工艺节点，预计将采用第二代纳米片晶体管以及更先进的背面供电网络，有望在2027~2028年开始生产，预计不会采用HighNAEUV光刻机。根据路线图，台积电1nm制程A10已在规划中。消息人士于2024年1月透露，台积电将更先进制程的1nm晶圆厂规划在嘉义科学园区，已派人前往目标地块勘测。这一选址离嘉义高铁站车程仅七分钟，往北串起台积电中科、竹科厂，往南串连南科厂及高雄厂，便于工程师通勤交流。NanoFlex创新纳米片晶体管台积电即将推出的N2制程工艺将采用NanoFlex创新纳米片晶体管技术，这是该公司在设计与技术协同优化方面的又一突破。NanoFlex为N2制程标准单元提供设计灵活性，其中短小晶体管单元可实现更小的面积和更高能效，而高单元则最大限度提高性能。客户能够在同一设计内优化小单元和大单元的组合，调整设计，以达到最佳功耗、性能和面积平衡。N4C制程技术台积电宣布推出N4C技术，是N4P的迭代，可降低8.5%的芯片成本，计划于2025年量产。该技术提供具有高效面积利用率的基础IP和设计规则，与广泛应用的N4P兼容，缩小芯片尺寸并提高良率，为客户提供高性价比选择。CoWoS、SoIC和系统级晶圆（TSMC-SoW）台积电表示，CoWoS先进封装已成为AI芯片的关键技术，被广泛采用，允许客户将更多的处理器内核与HBM高带宽存储堆叠封装在一起。与此同时，集成芯片系统（SoIC）已成为三维芯片堆叠的领先解决方案，客户正越来越多地将CoWoS与SoIC及其他组件搭配使用，以实现最终的系统级封装（SiP）集成。台积电宣布推出CoW-SoW封装技术（TSMC-SoW），基于台积电于2020年推出的InFO-SoW晶圆上系统集成技术迭代而成。通过晶圆级系统集成封装技术（SoW），可以在单片12英寸晶圆上制造大型芯片阵列，提供更强算力的同时，减少空间占用，并将每瓦性能提升多个数量级。此前特斯拉的DojoD1超级芯片，就利用台积电的此类工艺实现，利用单片晶圆实现强大算力。据悉，特斯拉自研的DojoD1超级芯片采用台积电7nm制程，并结合InFO-SoW先进封装、垂直供电结构制造而成，用于训练自动驾驶汽车AI大模型。参数方面，每个模组包含5×5总计25颗芯片，每个单芯片包含高达354个核心，因此片上SRAM换从总计达11GB，算力9050TFLOPS。台积电表示，首款SoW产品——基于集成扇出型封装（InFO）技术的纯逻辑晶圆已投入生产。利用CoWoS技术的CoW-SoW晶圆预计将于2027年问世，届时将可以集成SoIC、HBM和其他组件，创建强大的单晶圆级系统，其计算能力可以与整个机架甚至整个服务器相媲美。这类芯片将拥有巨大的面积，可以集成四个SoIC芯片+12个HBM存储芯片以及额外的I/O芯片，功率可达数千瓦。硅光子集成COUPE台积电正在开发紧凑型通用光子引擎（COUPE）技术，以支持人工智能热潮带来的数据传输爆发式增长。COUPE采用SoIC-X芯片堆叠技术，在硅光子芯片堆叠电子芯片，并保证两片芯片之间最低的传输阻抗，能效比传统堆叠方式更高。台积电计划在2025年将COUPE技术用于小尺寸插拔式设备，速度可达1.6Tbps，相比当前最先进的800G以太网成倍提升。2026年，台积电将其整合入CoWoS封装中，作为共同封装光学器件（CPO）直接将光学连接引入封装中，这样可以实现高达6.4Tbps的速度。第三个迭代版本有望进一步改进，速度翻倍至12.8Tbps。汽车芯片先进封装继2023年推出N3AE“AutoEarly”制程后，台积电将继续通过整合先进芯片和先进封装，满足汽车客户对更高算力的需求，以及车规级认证的要求。台积电正在为高级辅助驾驶系统（ADAS）、车辆控制和车载中央计算机等应用开发InFO-oS和CoWoS-R解决方案，目标是在2025年第四季度之前获得AEC-Q1002级认证。日前台积电法说会之后，大摩预计台积电Q2营收将环比增长5%~7%，并给出860元新台币的目标股价预测。小摩预测台积电今年毛利率维持在52%~54%区间，预计今年年底3nm产能将达到10万片规模，明年将增加到15万片，并给出900元新台币的目标股价。小摩同时预计，台积电在未来3~4年内，在AI芯片的市场占有率仍将维持在90%以上，到2027年AI相关收入占比将升至总营收的25%。台积电法说会、多场技术论坛过后，给市场释出稳健信号，包括花旗银行、美银证券、瑞银在内的金融机构，均对台积电给出全年营收增长的预测。在人工智能市场需求持续增长的带动下，以及美日芯片工厂新产能的释放，预计台积电未来几年将持续领衔全球半导体产业，并凭借技术实力保持AI芯片领域的龙头地位。...PC版：https://www.cnbeta.com.tw/articles/soft/1429780.htm手机版：https://m.cnbeta.com.tw/view/1429780.htm

消息人士称台积电考虑在日本引进先进芯片封装产能

消息人士称台积电考虑在日本引进先进芯片封装产能两位知情人士透露，台积电正考虑在日本建设先进封装产能，此举将为日本重启其半导体制造业务增添动力。他们补充说，审议工作还处于早期阶段，但由于信息尚未公开，因此拒绝透露姓名。其中一名知情人士透露，台积电正考虑将将其晶圆基片芯片(CoWoS)先进封装技术引入日本。知情人士称，由于目前仍处于早期商讨阶段，尚未就潜在投资规模或时间表做出决定。CoWoS是一种高精度技术，涉及将芯片堆叠在一起，提高处理能力，同时节省空间并降低功耗。目前，台积电的CoWoS产能全部位于台湾。——