【台积电发布产品规划蓝图 预计2030年迈入1nm时代】

【台积电发布产品规划蓝图预计2030年迈入1nm时代】台积电日前在2023年IEEE国际电子元件会议上,发布进军至1nm制程的产品规划蓝图。预计到2030年,在3D封装内提供超过1兆个晶体管,且公司正在开发在单体式(monolithic)架构包含2000亿个晶体管的芯片。为了实现这一目标,该公司重申正在致力于发展2nm级N2和N2P生产节点、1.4nm级A14和1nm级A10制造工艺,预计将于2030年完成。(中国#台湾《电子时报》)

相关推荐

封面图片

台积电发布产品规划蓝图 预计 2030 年迈入 1nm 时代

台积电发布产品规划蓝图预计2030年迈入1nm时代台积电日前在2023年IEEE国际电子元件会议上,发布进军至1nm制程的产品规划蓝图。预计到2030年,在3D封装内提供超过1兆个晶体管,且公司正在开发在单体式(monolithic)架构包含2000亿个晶体管的芯片。为了实现这一目标,该公司重申正在致力于发展2nm级N2和N2P生产节点、1.4nm级A14和1nm级A10制造工艺,预计将于2030年完成。(科创板日报)

封面图片

台积电日前在2023年IEEE国际电子元件会议上,发布进军至1nm制程的产品规划蓝图。预计到2030年,在3D封装内提供超过1兆

台积电日前在2023年IEEE国际电子元件会议上,发布进军至1nm制程的产品规划蓝图。预计到2030年,在3D封装内提供超过1兆个晶体管,且公司正在开发在单体式(monolithic)架构包含2000亿个晶体管的芯片。为了实现这一目标,该公司重申正在致力于发展2nm级N2和N2P生产节点、1.4nm级A14和1nm级A10制造工艺,预计将于2030年完成。(台湾电子时报)

封面图片

台积电规划1nm芯片制造工艺,计划到 2030 年实现 1 万亿晶体管的单个芯片封装

台积电规划1nm芯片制造工艺,计划到2030年实现1万亿晶体管的单个芯片封装据Tom'sHardware 报道,在本月举行的IEDM2023会议上,台积电制定了提供包含1万亿个晶体管的芯片封装路线,这一计划与英特尔去年透露的规划类似。当然,1万亿晶体管是来自单个芯片封装上的3D封装小芯片集合,但台积电也在致力于开发单个芯片2000亿晶体管。为了实现这一目标,该公司重申正在致力于2nm级N2和N2P生产节点,以及1.4nm级A14和1nm级A10制造工艺,预计将于2030年完成。——,

封面图片

台积电不用新一代EUV光刻机 2030年的1nm再说

台积电不用新一代EUV光刻机2030年的1nm再说Intel此前公布的路线图上,18A之后已经安排了三个新的制程节点,但尚未具体命名。基辛格透露其中一个相当于1.5nm工艺,预计命名为15A,将在德国工厂量产。台积电对于高NAEUV光刻机引入计划则一直守口如瓶,有多个消息来源称台积电还在观望评估,目前计划要等到1nm工艺节点才会上马,而时间要等到2030年左右了。台积电目前正在冲刺2nm工艺,预计2025-2027年间量产,单芯片可集成超过1000亿个晶体管,单个封装可超5000亿个。然后是1.4nm、1nm,其中后者计划2030年左右量产,将在单颗芯片内集成超过2000亿个晶体管,单个封装内则超过1万亿个,相比N2工艺翻一倍。有趣的是,Intel也计划在2030年做到单个封装1万亿个晶体管,可谓针锋相对。...PC版:https://www.cnbeta.com.tw/articles/soft/1416963.htm手机版:https://m.cnbeta.com.tw/view/1416963.htm

封面图片

台积电将如期在2025年上线2nm生产工艺 2026年推出N2P工艺

台积电将如期在2025年上线2nm生产工艺2026年推出N2P工艺供应链消息称台积电的2nm工艺布局如期推进,2025年下半年在新竹市宝山乡进入量产。在2nm工艺量产1年之后,台积电将推出采用背面供电网络(BSPDN)技术的N2P工艺。2nm芯片是台积电的一个重大节点,该工艺将会采用纳米片晶体管(Nanosheet),取代鳍式场效应晶体管(FinFET),这意味着台积电工艺正式进入GAA晶体管时代。其中,2nm芯片相较于3nm芯片,在相同功耗下,速度快10~15%。在相同速度下,功耗降低25~30%。()频道:@TestFlightCN

封面图片

台积电明天将公布2nm工艺细节 功耗降低30%

台积电明天将公布2nm工艺细节功耗降低30%在9月份量产3nm工艺之后,台积电下一代的工艺也已经在路上了,2nm工艺未来两年中将接替3nm工艺,这一代工艺也会放弃FinFET晶体管,跟三星、Intel一样走向GAA环绕栅极晶体管技术。台积电在6月份正式公布了2nm工艺,并透露了一些技术细节,相比3nm工艺,在相同功耗下,2nm速度快10~15%;相同速度下,功耗降低25~30%。不过在晶体管密度上,2nm工艺的提升就不那么让人满意了,相比3nm只提升了10%,远低于以往至少70%的晶体管密度提升——按照摩尔定律来算,密度应该提升100%才算新一代工艺。此外,台积电2nm工艺的量产时间也要等到2025年下半年,这意味着终端产品出货要等到2026年了,升级周期也要比当前的节点慢不少。2nm工艺到底为什么密度提升有限?又有哪些首发客户?这些关键问题还要台积电解答,正好8月30日该公司还有技术论坛会议召开,2nm工艺势必会是明天的焦点,台积电届时应该会公布更多的细节信息。PC版:https://www.cnbeta.com/articles/soft/1309903.htm手机版:https://m.cnbeta.com/view/1309903.htm

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人