功耗降低30% 台积电称2nm工艺客户热情高涨：2025年量产

功耗降低30%台积电称2nm工艺客户热情高涨：2025年量产台积电预计Q2季度销售额152亿美元至160亿美元；预计第二季毛利率在52-54%，预测全年资本支出320亿美元至360亿美元，相比外界的传闻而言没有削减投资。在Q1季度中，先进工艺贡献了台积电过半营收，其中7nm营收占比20%，5nm工艺出货营收占比31%，二者合计超过51%，遥遥领先其他工艺。在更先进的工艺中，台积电称3nm工艺今年下半年会放量，同时还有更低成本但密度有所减少的N3E工艺量产。再往后还有2nm工艺，台积电表示客户对2nm工艺热情高涨，将按计划在2025年量产，但没有提及具体的客户信息，不出意外还是苹果首发。台积电的2nm工艺将放弃FinFET晶体管结构，首次使用GAA晶体管，相较于其N3E（3nm的低成本版）工艺，在相同功耗下，台积电2nm工艺的性能将提升10~15%；而在相同性能下，台积电2nm工艺的功耗将降低23~30%。不过2nm工艺的晶体管密度仅提升了10%，相比之前的工艺提升60-70%大为缩水，更没有达到摩尔定律所需的100%密度提升。...PC版：https://www.cnbeta.com.tw/articles/soft/1355925.htm手机版：https://m.cnbeta.com.tw/view/1355925.htm

台积电有望2025年量产2nm芯片 美国、日本工厂进展神速

台积电有望2025年量产2nm芯片美国、日本工厂进展神速消息称，台积电组建了全新的2nm任务团队，布局前所未有，将同时冲刺2nm在新竹宝山、高雄两座工厂同步在2024年试产、2025年量产。台积电2nm工艺会首次放弃传统的FinFET晶体管工艺，转向GAA全环绕栅极晶体管，相较于N3E工艺同功耗下性能提升10-15％，同性能下功耗下降25-30％，但晶体管密度提升只有10-20％。不过，代价也是非常高的。3nm代工晶圆已经涨价2万美元，2nm预计会进一步达到2.5万美元，折合超过18万元人民币。此外，魏哲家还披露，台积电位于美国亚利桑那州的工厂计划2025年上半年开始量产，位于日本的工厂则有望2024年底开始量产。相关文章:台积电日本第二座工厂计划采用6nm制程工艺总投资2万亿日元...PC版：https://www.cnbeta.com.tw/articles/soft/1391047.htm手机版：https://m.cnbeta.com.tw/view/1391047.htm

台积电明天将公布2nm工艺细节 功耗降低30%

台积电明天将公布2nm工艺细节功耗降低30%在9月份量产3nm工艺之后，台积电下一代的工艺也已经在路上了，2nm工艺未来两年中将接替3nm工艺，这一代工艺也会放弃FinFET晶体管，跟三星、Intel一样走向GAA环绕栅极晶体管技术。台积电在6月份正式公布了2nm工艺，并透露了一些技术细节，相比3nm工艺，在相同功耗下，2nm速度快10~15%；相同速度下，功耗降低25~30%。不过在晶体管密度上，2nm工艺的提升就不那么让人满意了，相比3nm只提升了10%，远低于以往至少70%的晶体管密度提升——按照摩尔定律来算，密度应该提升100%才算新一代工艺。此外，台积电2nm工艺的量产时间也要等到2025年下半年，这意味着终端产品出货要等到2026年了，升级周期也要比当前的节点慢不少。2nm工艺到底为什么密度提升有限？又有哪些首发客户？这些关键问题还要台积电解答，正好8月30日该公司还有技术论坛会议召开，2nm工艺势必会是明天的焦点，台积电届时应该会公布更多的细节信息。PC版：https://www.cnbeta.com/articles/soft/1309903.htm手机版：https://m.cnbeta.com/view/1309903.htm

台积电2nm工艺2025年量产 将使用美国EDA技术

台积电2nm工艺2025年量产将使用美国EDA技术台积电9月份将量产3nm工艺，这一代还会继续使用FinFET晶体管，2025年量产的全新一代2nm工艺才会用上GAA晶体管技术，他们也会使用美国厂商的EDA技术，而且依赖性很高。据悉，EDA电子设计自动化在半导体行业并不是一个价值很高的市场，2020年规模约为115亿美元，2022年预计能达到134亿美元，但EDA技术却能影响总价值超过6000亿美元的半导体市场，芯片设计、制造到封装都离不开EDA。目前全球EDA市场主要掌握在三大美国厂商手中，包括Synopsys、Cadence及SiemensEDA，三家合计占有率超过78%，而其他的厂商中，如ANSYS、是德科技Keysight虽然份额不到5%，但也是美国公司。台积电与全球16家主要的EDA厂商都有合作，但美国厂商显然是主导地址的，台积电在2nmGAA工艺上也需要美国EDA的支持，先进工艺上依赖性很高，很难有别的厂商替代。PC版：https://www.cnbeta.com/articles/soft/1312317.htm手机版：https://m.cnbeta.com/view/1312317.htm

台积电规划1nm芯片制造工艺，计划到 2030 年实现 1 万亿晶体管的单个芯片封装

台积电规划1nm芯片制造工艺，计划到2030年实现1万亿晶体管的单个芯片封装据Tom'sHardware 报道，在本月举行的IEDM2023会议上，台积电制定了提供包含1万亿个晶体管的芯片封装路线，这一计划与英特尔去年透露的规划类似。当然，1万亿晶体管是来自单个芯片封装上的3D封装小芯片集合，但台积电也在致力于开发单个芯片2000亿晶体管。为了实现这一目标，该公司重申正在致力于2nm级N2和N2P生产节点，以及1.4nm级A14和1nm级A10制造工艺，预计将于2030年完成。——，

2025年开始生产2nm芯片 台积电将敲定3nm和2nm客户

2025年开始生产2nm芯片台积电将敲定3nm和2nm客户并且由于工艺技术难度增加，以及台积电包括后端先进封装在内的一站式服务，其3nm和2nm工艺主要客户不太可能在2027年之前转移订单或减少产量。不过由于台积电的CoWoS产能供不应求，三星也正在努力获得英伟达等的先进封装订单，以及7nm以下工艺订单。但英伟达的2024年路线图表明，其仍在努力从台积电获得CoWoS产能，并没有计划将订单转移给三星，英伟达与三星的合作重点仍是存储芯片，并且还未确定是否引入英特尔。此前英伟达CEO黄仁勋，以及AMD、高通和联发科的高管均表示，有可能与其他晶圆代工厂进行合作，但其首要目标仍是与台积电谈判价格。...PC版：https://www.cnbeta.com.tw/articles/soft/1403871.htm手机版：https://m.cnbeta.com.tw/view/1403871.htm