存储行业上下游市况分化：原厂强势涨价，模组厂却选择不跟

存储行业上下游市况分化：原厂强势涨价，模组厂却选择不跟 业界普遍认为存储器目前涨幅过高，虽然企业级储存及云端服务器应用的需求非常强劲，但消费性及其他应用市场将难以负担。 下游模组厂商对于上游提高报价的反应冷淡，配合调涨价格的意愿较低。部分模组厂商私下透露，将不会跟进此次涨价，并将弃单不采购，与上游拉锯。 毕竟终端需求并不好，要是再贸然跟进涨价，客户恐将流失。

市场需求持续，传三星与美光第一季调涨 DRAM 报价 15%~20%

市场需求持续，传三星与美光第一季调涨 DRAM 报价 15%~20% 市场消息表示，预计 2024 年 DRAM 将会有一波上涨情况，原因在于先前 DDR4 库存过高，市场价格持续不振的情况目前已经趋缓。而供应商为了缩减少亏损，2024 年上半将锁定 DDR4 及 DDR5 进行涨价。而在 DDR3 方面，目前因为产能及需求相对稳定，价格也会较 DDR4 及 DDR5 来得稳定。 涨价去库存

减产效应、记忆体价格逾2年来首扬 DRAM涨11%

减产效应、记忆体价格逾2年来首扬 DRAM涨11% 因记忆体厂商减产、库存过剩情况缓解，推升记忆体价格逾2年来首见上涨、其中11月份DRAM价格扬升11%。 NOR Flash 掀记忆体新涨价潮 NAND Flash、DRAM报价陆续止跌回升之后，NOR Flash 受惠于库存回补，尤其每台AI终端装置搭载的NOR Flash容量以数倍爆发性增长，引领NOR Flash接棒启动新一波记忆体涨价潮，预计下月起先涨5%，明年第2季再涨10%，华邦、旺宏等台厂受惠大。

三星、SK 海力士加强 DRAM 先进工艺份额

三星、SK 海力士加强 DRAM 先进工艺份额 在去年内存半导体低迷之后，三星电子和 SK 海力士通过扩展先进处理技术，积极加大对 DRAM 的关注，因为在强劲的人工智能需求的推动下，HBM 和 DDR5 的订单预计会增加，两家公司当前的产能利用率正在持续上升。三星电子和 SK 海力士正在考虑增加其半导体晶圆工厂的投入，为了加快向 10nm 第四代 (1a) 和第五代 (1b) 节点的过渡，以生产 HBM、DDR5 和 LPDDR5 等高价值产品。但另一方面，由于 NAND Flash 存储芯片市场持续低迷，两家公司预计将继续维持当前的减产计划，在今年减少投资和扩张计划。

最新报告大幅上调二季度的内存和闪存价格涨幅预期

最新报告大幅上调二季度的内存和闪存价格涨幅预期 访问：Saily - 使用eSIM实现手机全球数据漫游 安全可靠 源自NordVPN 唯一利好的就是eMMC/UFS闪存，预计第二季度只会涨大约10％其实也不少了。集邦咨询表示，4月3日的花莲大地震是一个转折点。震前，内存和闪存现货价格和交易量都持续走低，上涨动力不足，主要是AI之外的智能手机、笔记本市场需求疲软，PC厂商库存也逐渐增加，买方也不愿意接受连续涨价。但是震后，PC厂商出于种种考虑开始接受内存、闪存合约价大幅上涨，尤其到了4月底，新一轮合约价谈判陆续完成，涨幅超过此前预期，一方面是买方有意愿增加库存，另一方面是AI需求持续强劲。尤其值得一提的是，AI对于HBM高带宽内存需求旺盛，原厂都在纷纷扩产。比如三星的HBM3E，使用了先进的1α工艺，尤其是第三季度会大幅扩产，预计到今年底这部分产能将占到大约60％，自然会排挤DDR5的产能，进一步加剧涨价。同时，AI推理服务器越来越考虑节能，优先采用企业级QLC SSD，也会占用相当大的产能，导致消费级的NAND出现紧缺。 ... PC版： 手机版：

DRAM，走向3D

DRAM，走向3D 早前的DRAM可以满足业界需求，但随着摩尔定律推进速度放缓，DRAM技术工艺也逐渐步入了瓶颈期。从技术角度上看，随着晶体管尺寸越来越小，芯片上集成的晶体管就越多，这意味着一片芯片能实现更高的内存容量。目前DRAM芯片工艺已经突破到了10nm级别。虽然10nm还不是DRAM的最后极限，但多年来随着DRAM制程节点不断缩小，工艺完整性、成本、电容器漏电和干扰、传感裕度等方面的挑战愈发明显，要在更小的空间内实现稳定的电荷存储和读写操作变得日益困难。据Tech Insights分析，通过增高电容器减小面积以提高位密度（即进一步减小单位存储单元面积）的方法即将变得不可行。上图显示，半导体行业预计能够在单位存储单元面积达到约10.4E-4µm2前（也就是大约2025年）维持2D DRAM架构。之后，空间不足将成为问题，这将提升对垂直架构，也就是3D DRAM的需求。另一方面，随着数据量爆炸性增长，尤其是云计算、人工智能、大数据分析等领域对高速、大容量、低延迟内存的需求持续攀升，市场对更高密度、更低功耗、更大带宽的DRAM产品有着强烈需求。在市场需求和技术创新的驱动下，3D DRAM成为了业界迫切想突破DRAM工艺更高极限的新路径。3D DRAM，迎来新进展传统的内存单元数组与内存逻辑电路分占两侧的2D DRAM存储相比，3D DRAM是一种将存储单元（Cell）堆叠至逻辑单元上方的新型存储方式，从而可以在单位晶圆面积上实现更高的容量。采用3D DRAM结构可以加宽晶体管之间的间隙，减少漏电流和干扰。3D DRAM技术打破了内存技术的传统范式。这是一种新颖的存储方法，将存储单元堆叠在逻辑单元之上，从而在单位芯片面积内实现更高的容量。3D DRAM的优势不仅在于容量大，其数据访问速度也快。传统的DRAM在读取和写入数据时需要经过复杂的操作流程，而3D DRAM可以直接通过垂直堆叠的存储单元读取和写入数据，极大地提高了访问速度。此外，3D DRAM还具有低功耗、高可靠性等特点，使其在各种应用场景中都具有显著优势。十多年来，业界一直致力于这个方向，特别是受到3D NAND商业和功能成功的推动。迄今为止，许多3D DRAM概念已经提出并申请了专利，一些主要DRAM厂商正在进行晶圆级测试。3D DRAM技术的专利族趋势，2009年- 2023年预测走势图能看到，自2019年以来，美国申请的专利数量急剧增加，这或许意味着3D DRAM正在迎来新的进展。行业主要厂商正在逐渐加大对3D DRAM技术的开发投入，并且通过专利保护的方式为未来的市场竞争和技术主导权做准备。这种策略反映出3D DRAM技术的战略重要性和潜在的巨大商业价值。厂商，竞逐3D DRAM三星电子雄心勃勃，加速3D DRAM商业化自2019年以来，三星电子一直在进行3D DRAM的研究，并于同年10月宣布了业界首个12层3D-TSV技术。2021年，三星在其DS部门内建立了下一代工艺开发研究团队，专注3D DRAM领域研究。2022年，三星准备通过逻辑堆叠芯片SAINT-D解决DRAM堆叠问题，该设计旨在将8个HBM3芯片集成在一个巨大的中介层芯片上。图源：三星官网2023年5月，三星电子在其半导体研究中心内组建了一个开发团队，大规模生产4F2结构DRAM。由于DRAM单元尺寸已达到极限，三星想将4F2应用于10nm级工艺或更先进制程的DRAM。据报道，如果三星的4F2 DRAM存储单元结构研究成功，在不改变制程的情况下，裸片面积可比现有6F2 DRAM存储单元减少约30%。同年10月，三星电子宣布计划在下一代10nm或更低的DRAM中引入新的3D结构，旨在克服3D垂直结构缩小芯片面积的限制并提高性能，将一颗芯片的容量增加100G以上。今年早些时候，三星电子还在美国硅谷开设了一个新的R&D研究实验室，专注于下一代3D DRAM芯片的开发。能看到，三星电子聚焦3D DRAM市场，一直在开发新技术。在近日举行的Memcon 2024上，三星电子再次公布了其关于3D DRAM开发的雄心勃勃计划，并明确表示将在2030年前实现这一技术的商业化。图源 Semiconductor Engineering三星电子副社长李时宇在会上详细介绍了4F2 Square VCT DRAM及3D DRAM的研发进展，显示出三星在紧凑型高密度内存领域的领先地位。4F2 Square VCT DRAM是一种基于VCT（垂直沟道晶体管）技术的紧凑型DRAM设计。上文提到，4F2 Square VCT DRAM通过垂直堆叠技术，将DRAM单元尺寸比现有的6F2 Square DRAM减少约30%，在提高能效的同时大幅降低了单元面积。然而，实现这一技术并非易事。三星指出，4F2 Square VCT DRAM的开发需要极高的制造精度和更优质的生产材料，还需要解决新材料的应用问题，如氧化沟道材料和铁电体的研发。相较于在DRAM单元结构上向z方向发展的VCT DRAM，三星电子还聚焦在VS-CAT（Vertical Stacked-Cell Array Transistor，垂直堆叠单元阵列晶体管）DRAM上，该技术类似3D NAND一样堆叠多层DRAM。除通过堆叠提升容量外，VS-CAT DRAM 还能降低电流干扰。三星电子预计其将采用存储单元和外围逻辑单元分离的双晶圆结构，因为延续传统的单晶圆设计会带来严重的面积开销。在分别完成存储单元晶圆和逻辑单元晶圆的生产后，需要进行晶圆对晶圆（W2W）混合键合，才能得到 VS-CAT DRAM成品。据悉，目前三星电子已在内部实现了16层堆叠的VS-CAT DRAM。三星电子还在会议上探讨了将BSPDN背面供电技术用于3D DRAM内存的可能性，认为该技术有助于于未来对单个内存bank的精细供电调节。尽管东京电子预测VCT DRAM的商用化要到2027年才能实现，但三星内部对3D DRAM的商业化充满信心，计划在2025年内部发布4F2 Square工艺，并逐步推进3D DRAM的研发，预计在2030年之前推出市场。SK海力士：聚焦3D DRAM新一代沟道材料SK海力士也在积极研发3D DRAM。SK海力士表示，3D DRAM可以解决带宽和延迟方面的挑战，并已在2021年开始研究。据韩媒Business Korea去年的报道，SK海力士提出了将IGZO作为3D DRAM的新一代沟道材料。IGZO是由铟、镓、氧化锌组成的金属氧化物材料，大致分为非晶质IGZO和晶化IGZO。其中，晶化IGZO是一种物理、化学稳定的材料，在半导体工艺过程中可保持均匀的结构，SK海力士研究的正是这种材料，其最大优势是其低待机功耗，这种特点适合要求长续航时间的DRAM芯晶体管，改善DRAM的刷新特性。据透露，SK海力士将会在今年披露3D DRAM电气特性的相关细节，到时候公司将会明确3D DRAM的发展方向。美光：专利数量遥遥领先3D DRAM领域的技术竞争正在加剧。据TechInsights称，美光在2019年就开始了3D DRAM的研究工作。截止2022年8月，美光已获得了30多项3D DRAM专利。相比之下，美光专利数量是三星和SK海力士这两家韩国芯片制造商的两三倍。在2022年9月接受采访的时候，美光公司确认正在探索3D DARM的方案。美光表示，3D DRAM正在被讨论作为继续扩展DRAM的下一步。为了实现3D DRAM，整个行业都在积极研究，从制造设备的开发、先进的ALD、选择性气相沉积、选择性蚀刻，再到架构的讨论。美光的3D DRAM方案，网上并没有看到太多介绍。不过据Yole强调，美光提交了与三星电子不同的3D DRAM专利申请。美光的方法是在不放置Cell的情况下改变晶体管和电容器的形状。除此以外，Applied Materials和Lam Research等全球半导体设备制造商也开始开发与3D DRAM相关的解决方案。NEO：推出3D X-DRAM技术除了存储三巨头之外，还有行业相关公司也在进行3D DRAM的开发。例如，美国存储器技术公司NEO Semiconductor推出了一种名为3D X-DRAM的技术，旨在克服DRAM的容量限制。3D X-DRAM的单元阵列结构类似于3D NAND Flash，采用了FBC（无电容器浮体单元）技术，它可以通过添加层掩模形成垂直结构，从而实现高良率、低成本和显著的密度提升。图源：NE... PC版： 手机版：