清华大学集成电路学院团队首次实现亚 1nm 栅极长度晶体管：等效 0.34nm

清华大学集成电路学院团队首次实现亚 1nm 栅极长度晶体管：等效 0.34nm 上述相关成果以 “具有亚 1 纳米栅极长度的垂直硫化钼晶体管”（）为题，于 3 月 10 日在线发表在国际顶级学术期刊《自然》（Nature）上。 论文通讯作者为清华大学集成电路学院任天令教授和田禾副教授，清华大学集成电路学院 2018 级博士生吴凡、田禾副教授、2019 级博士生沈阳为共同第一作者，其他参加研究的作者包括清华大学集成电路学院 2020 级硕士生侯展、2018 级硕士生任杰、2022 级博士生苟广洋、杨轶副教授和华东师范大学通信与电子工程学院孙亚宾副教授。 任天令教授团队长期致力于二维材料器件技术研究，从材料、器件结构、工艺、系统集成等多层次实现创新突破，先后在《自然》（Nature）、《自然・电子》（Nature Electronics）、《自然・通讯》（Nature Communications）等知名期刊以及国际电子器件会议（IEDM）等领域内顶级国际学术会议上发表多篇论文。清华大学的研究人员得到了国家自然科学基金委、科技部重点研发计划、北京市自然基金委、北京信息科学与技术国家研究中心等的支持。

高性能计算 = 高性能的算法 + 高性能的软件系统 + 高性能的硬件。文章介绍了高性能计算从Easy到 Lunatic不同难度的

高性能计算 = 高性能的算法 + 高性能的软件系统 + 高性能的硬件。文章介绍了高性能计算从Easy到 Lunatic不同难度的学习路线，和相关的程序性能分析、OpenMP、MPI、高性能集群、计算机体系结构等的基本知识点（没有展开） ​​​

SQC宣布推出世界首个原子级量子集成电路

SQC宣布推出世界首个原子级量子集成电路 当地时间6月23日，澳大利亚硅量子计算公司SQC宣布制造出世界上第一个原子级量子集成电路。目前，SQC团队已经使用原子级量子集成电路，精确地模拟了一个小型有机聚乙炔分子的量子态，这将有助于发现和制造新材料。 聚乙炔是一种聚合物材料，其结构包括单双键交替的共轭结构，目前可用于制备太阳能电池、半导体材料和电活性聚合物等。相关成果论文6月22日发表在《自然》(Nature)。 澎湃新闻

清华大学研究超高速光电模拟芯片：“挣脱”摩尔定律，算力提升 3000 倍

清华大学研究超高速光电模拟芯片：“挣脱”摩尔定律，算力提升 3000 倍 清华大学自动化系戴琼海院士、吴嘉敏助理教授与电子工程系方璐副教授、乔飞副研究员联合攻关，提出了一种“挣脱”摩尔定律的全新计算架构：光电模拟芯片，算力达到目前高性能商用芯片的3000余倍。相关成果以“高速视觉任务中的纯模拟光电芯片”（All-analog photo-electronic chip for high-speed vision tasks）为题，以（article）形式发表在《自然》（Nature）期刊上。如果用交通工具的运行时间来类比芯片中信息流计算的时间，那么这枚芯片的出现，相当于将京广高铁8小时的运行时间缩短到8秒钟。 在这枚小小的芯片中，清华大学攻关团队创造性地提出了光电深度融合的计算框架。从最本质的物理原理出发，结合了基于电磁波空间传播的光计算，与基于基尔霍夫定律的纯模拟电子计算，“挣脱”传统芯片架构中数据转换速度、精度与功耗相互制约的物理瓶颈，在一枚芯片上突破大规模计算单元集成、高效非线性、高速光电接口三个国际难题。 实测表现下，光电融合芯片的系统级算力较现有的高性能芯片架构提升了数千倍。然而，如此惊人的算力，还只是这枚芯片诸多优势的其中之一。 在研发团队演示的智能视觉任务和交通场景计算中，光电融合芯片的系统级能效（单位能量可进行的运算数）实测达到了74.8 Peta-OPS/W，是现有高性能芯片的400万余倍。形象地说，原本供现有芯片工作一小时的电量，可供它工作500多年。

基于钽酸锂的新型光子集成电路技术提高了成本效益和可扩展性

基于钽酸锂的新型光子集成电路技术提高了成本效益和可扩展性 钽酸锂光子集成电路最近，绝缘体上的铌酸锂晶圆平台因其强大的波克尔斯系数而成为光子集成电光调制器的上佳材料。然而，高昂的成本和复杂的生产要求使得铌酸锂无法得到更广泛的应用，限制了其商业集成。钽酸锂（LiTaO3）是铌酸锂的近亲，有望克服这些障碍。钽酸锂（LiTaO3）与铌酸锂的近亲钽酸锂（LiTaO3）有望克服这些障碍。钽酸锂具有类似的优异电光质量，但在可扩展性和成本方面比铌酸锂更具优势，因为它已被电信行业广泛用于 5G 射频滤波器。现在，EPFL 的 Tobias J. Kippenberg 教授和中国科学院上海微系统与信息技术研究所（SIMIT）的欧欣教授领导的科学家们创建了一种基于钽酸锂的新型 PIC 平台。这种 PIC 充分利用了材料的固有优势，使高质量 PIC 更加经济可行，从而改变了这一领域。这一突破发表在5月8日的《自然》杂志上。研究人员为钽酸锂开发了一种与硅绝缘体生产线兼容的晶片键合方法。然后，他们用类金刚石碳掩蔽了薄膜钽酸锂晶片，并着手蚀刻光波导、调制器和超高品质因数微谐振器。蚀刻是通过结合深紫外线（DUV）光刻技术和干蚀刻技术实现的，这些技术最初是针对铌酸锂开发的，后来经过仔细调整，用于蚀刻硬度更高、惰性更强的钽酸锂。这种调整包括优化蚀刻参数，以尽量减少光损耗，这是实现光子电路高性能的关键因素。利用这种方法，研究小组能够制造出高效率的钽酸锂 PIC，其电信波长的光损耗率仅为 5.6 dB/m。另一个亮点是电光马赫-泽恩德调制器（MZM），这是当今高速光纤通信中广泛使用的一种设备。钽酸锂 MZM 的半波压长积为 1.9 V cm，电光带宽达到 40 GHz。"在保持高效电光性能的同时，我们还在这一平台上生成了孤子微蜂窝，"该研究的第一作者王成利说。"这些孤子微蜂窝具有大量的相干频率，与电光调制功能相结合，特别适用于并行相干激光雷达和光子计算等应用"。钽酸锂 PIC 的双折射（折射率对光的偏振和传播方向的依赖性）降低，可实现密集的电路配置，并确保在所有电信频段都具有广泛的操作能力。这项工作为可扩展、经济高效地制造先进的电子光学 PIC 铺平了道路。编译来源：ScitechDaily ... PC版： 手机版：

Intel 3工艺官方深入揭秘：号称性能飙升18％

Intel 3工艺官方深入揭秘：号称性能飙升18％ Intel 3作为现有Intel 4的升级版，带来了更高的晶体管密度和性能，并支持1.2V电压的超高性能应用，不但用于自家产品，还首次开放对外代工，未来多年会持续迭代。首先强调，Intel 3工艺的定位一直就是需要高性能的数据中心市场，重点升级包括改进设计的晶体管、晶体管通孔电阻更低的供电电路、与客户的联合优化等等，还支持0.6V以下的低电压、1.3V以上的高电压，以实现最大负载。为了获得性能、密度的最佳均衡，Intel还同时使用了240nm高性能库、210nm高密度库的组合Intel 4只有前者。客户如果有不同需求，还可以在三种不同的金属堆栈层数中选择：14层的成本最低，18层的性能和成本最均衡，21层的性能最高。此外，Intel 3工艺的EUV极紫外光刻运用更加娴熟，在更多生产工序中使用了EUV。最终的结果是，Intel保证新工艺可以在同等功耗、晶体管密度之下，相比Intel 4带来最多18％的提升！Intel之前还曾表示，Intel 3相比于Intel 4逻辑缩微缩小了约10％(可以理解为晶体管尺寸)，每瓦性能(也就是能效)则提升了17％。不过在关键尺寸方面，Intel 3、Intel 4是基本一致的，接触孔多晶硅栅极间距(CPP)都是50nm，鳍片间距、M0间距都是30nm，另外库高度 x CPP的面积除了12K，还增加了10.5K版本，也是为了优化性能和成本平衡。Intel 3后续还会优化推出不同的版本，针对性加强某个角度：Intel 3-T：重点引入采用硅通孔(TSV)技术，针对3D堆叠进行优化。Intel 3-E：扩展更多功能，比如1.2V原生电压、深N阱、长通道模拟设备、射频等，可用于生产芯片组、存储芯片等。Intel 3-PT：在3-E的基础上，增加9微米间距的硅通孔，以及混合键合，性能再提升至少5％，使用也更简单，可用于AI、HPC芯片以及通用计算芯片。 ... PC版： 手机版：