纳米:一场台积电们的盛大文字游戏

纳米:一场台积电们的盛大文字游戏 在上个世纪70年代开始,人们利用栅级的尺寸来命名制程的大小。 然而历史证明,“栅级宽度与制程等比例变化”,“制程与晶体管密度等比例变化”,这两个最重要的同步性预测,其实只是上世纪70-90年代的短暂产物。 纳米制程节点、而非晶体管密度,在早期能够代表摩尔定律的发展,就隐含了对这种技术平衡性的追求。纳米命名模式与实际制程的分道扬镳,其实本身就标志乌托邦式的摩尔定律开始解体。 但纳米节点却扮演了一种“遮羞布”式的角色,人们假装摩尔定律还存在,却事实性地绕过了 摩尔定律。 #阅读材料

相关推荐

封面图片

苹果公司将获得台积电首批2纳米制程芯片

苹果公司将获得台积电首批2纳米制程芯片 节点尺寸的缩小相当于晶体管尺寸的缩小,因此相同体积的处理器上可以安装更多的晶体管,从而提高运算能力并带来更低的功耗。今年,苹果公司的 iPhone 和 Mac 采用了 3 纳米芯片。iPhone 15 Pro机型中的 A17Pro芯片和 Mac 中的 M3 系列芯片都是基于 3 纳米节点制造的,是之前 5 纳米节点的升级版。从 5 纳米技术跃升到 3 纳米技术,iPhone 的 GPU 速度显著提高了 20%,CPU 速度提高了 10%,神经引擎速度提高了 2 倍,Mac 也有类似的改进。台积电正在兴建两座新工厂,以满足 2 纳米芯片生产的需要,并正在审批第三座工厂。台积电通常在需要提高产能以处理大量芯片订单时才会建造新的工厂,台积电正在为 2 纳米技术进行大规模扩建。在向 2 纳米技术过渡的过程中,台积电将采用带有纳米片的 GAAFET(全栅场效应晶体管),而不是 FinFET,因此制造工艺将更加复杂。GAAFET 能以更小的晶体管尺寸和更低的工作电压实现更快的速度。台积电正花费数十亿美元进行改造,苹果公司也需要改变芯片设计以适应新技术。苹果是台积电的主要客户,通常也是最先获得台积电新芯片的客户。例如,苹果在 2023 年收购了台积电所有的 3 纳米芯片用于 iPhone、iPad 和 Mac。在 3 纳米和 2 纳米节点之间,台积电将推出几款新的 3 纳米改进产品。台积电已经推出了增强型 3 纳米工艺的 N3E 和 N3P 芯片,还有其他正在开发的芯片,如用于高性能计算的 N3X 和用于汽车应用的 N3AE。有传言称,台积电已经开始研发更先进的 1.4 纳米芯片,预计最快将于 2027 年面世。据说苹果公司希望台积电为其独家保留 1.4 纳米和 1 纳米技术的初始制造能力。 ... PC版: 手机版:

封面图片

台积电3纳米N3P节点计划于2024年底推出

台积电3纳米N3P节点计划于2024年底推出 访问:NordVPN 立减 75% + 外加 3 个月时长 另有NordPass密码管理器 在成功推出当前一代 N3E 工艺的基础上,N3P 节点代表着一种光学收缩,有望提高性能效率和晶体管密度。虽然 N3E 已经进入量产阶段,台积电宣称其良率与其成熟的 5 纳米技术相当,"表现非常好",但即将推出的 N3P 则为芯片设计人员提供了一个新的起点。据台积电高层称,N3P 工艺现已完成鉴定,其良品率性能紧跟其衍生的 N3E 节点。作为一种光学收缩工艺,它在 IP 模块、设计规则、EDA 工具和方法方面与 N3E 保持兼容,从而使制造商的过渡更为顺畅。但是,N3P 的关键优势在于其带来的增强规格。与 N3E 相比,芯片设计人员可以期待在相同功耗下性能提升约 4%,或在匹配时钟下功耗降低约 9%。对于由逻辑、SRAM 和模拟元件组成的典型芯片设计,晶体管密度也提高了 4%。最初的 N3(或 N3B)节点的客户群相对较小,主要集中在苹果公司最新的 M 系列芯片上,而 N3E 将在台积电的半导体客户名单中得到广泛采用。随着摩尔定律的放缓,微型化变得越来越具有挑战性,像 N3P 这样无需依赖进一步扩展就能提高晶体管性能的制造创新可能会被证明是至关重要的。最近,一位行业官员甚至预测,3 纳米工艺将在很长一段时间内持续存在。去年年底,有报道称三星和台积电可能存在良率问题。有消息称,两家公司的良品率都难以超过 60%,低于吸引供应商的可行水平。三星宣称的 60% 良率据称不包括 SRAM 组件,而台积电则在消费者投诉 iPhone 15 Pro过热后面临工艺优化落后于计划的传闻,现在这些问题似乎已成为过去,至少在台积电方面是如此。 ... PC版: 手机版:

封面图片

用5nm冒充4nm,三星、台积电 配合客户编造制造工艺的谎言?

用5nm冒充4nm,三星、台积电 配合客户编造制造工艺的谎言? 4纳米工艺竟然用5纳米技术?代工厂为什么放任客户对制造工艺撒谎 “反正消费者又没有电镜” 我的建议是别再关注制程了,关注晶体管密度反而更靠谱些

封面图片

【亚1纳米制程晶体管,一个碳原子栅极厚度:清华重大突破登上Nature】目前主流工业界晶体管的栅极尺寸在12nm以上,2016年

【亚1纳米制程晶体管,一个碳原子栅极厚度:清华重大突破登上Nature】目前主流工业界晶体管的栅极尺寸在12nm以上,2016年美国实现了物理栅长为1nm的平面硫化钼晶体管,而清华大学目前实现等效的物理栅长为0.34nm。 #抽屉IT

封面图片

台积电高雄厂将生产2纳米晶片

台积电高雄厂将生产2纳米晶片 据台湾中央社星期三(8月9日)报道,台积电高雄建厂计划一波三折,最初计划建两座7纳米和28纳米厂,后因智能手机和个人电脑市场需求疲软,调整了7纳米厂的规划。目前,已正式决定高雄厂将导入先进的2纳米制程。 高雄市长陈其迈星期三也告诉媒体,高雄市政府一直跟台积电保持最密切的合作,也会做企业最坚强的靠山。他说,因制程调整,由之前的28跟7纳米,调整为先进制程,各式配套也要同步调整,高雄市会全力协助,让建厂更顺利。 据台积电的规划,2纳米制程将于2025年量产,采用纳米片电晶体结构。同时,台积电在2纳米发展出背面电轨解决方案,适用于高效能运算相关应用,目标在2025年下半年推出,2026年量产。

封面图片

【台积电首次公布2nm制程工艺,2025年量产】今天凌晨举行的台积电北美技术论坛上,台积电(TSMC)正式公布未来先进制程路线图

【台积电首次公布2nm制程工艺,2025年量产】今天凌晨举行的台积电北美技术论坛上,台积电(TSMC)正式公布未来先进制程路线图。其中,台积电3nm(N3)工艺将于2022年内量产,而台积电首度推出采用纳米片晶体管(GAAFET)架构的2nm(N2)制程工艺,将于2025年量产。 #抽屉IT

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人