韩国研究团队开发出一种亚纳米晶体管的生长方法

韩国研究团队开发出一种亚纳米晶体管的生长方法 半导体器件的尺寸取决于栅电极的宽度和效率。由于光刻技术的限制，目前的制造工艺无法将栅极长度控制在几纳米以下。为了解决这个问题，研究小组使用二硫化钼的镜像孪生边界（MTB）作为栅极电极，这种1D金属的宽度只有0.4纳米。IBS 团队通过在原子水平上改变二维半导体的晶体结构，实现了一维 MTB 金属相。国际器件与系统路线图（IRDS）预测，到2037年，半导体技术将达到约0.5纳米，晶体管栅极长度将达到12纳米。研究团队的晶体管显示，其沟道宽度小至 3.9 纳米，超过了这一预测。基于 1D MTB 的晶体管在电路性能方面也具有优势。与当前一些在高度集成电路中面临寄生电容问题的技术（FinFET 或 GAA）不同，这种新型晶体管由于结构简单、栅极宽度小，可以最大限度地减少此类问题。 ... PC版： 手机版：

清华大学集成电路学院团队首次实现亚 1nm 栅极长度晶体管：等效 0.34nm

清华大学集成电路学院团队首次实现亚 1nm 栅极长度晶体管：等效 0.34nm 上述相关成果以 “具有亚 1 纳米栅极长度的垂直硫化钼晶体管”（）为题，于 3 月 10 日在线发表在国际顶级学术期刊《自然》（Nature）上。 论文通讯作者为清华大学集成电路学院任天令教授和田禾副教授，清华大学集成电路学院 2018 级博士生吴凡、田禾副教授、2019 级博士生沈阳为共同第一作者，其他参加研究的作者包括清华大学集成电路学院 2020 级硕士生侯展、2018 级硕士生任杰、2022 级博士生苟广洋、杨轶副教授和华东师范大学通信与电子工程学院孙亚宾副教授。 任天令教授团队长期致力于二维材料器件技术研究，从材料、器件结构、工艺、系统集成等多层次实现创新突破，先后在《自然》（Nature）、《自然・电子》（Nature Electronics）、《自然・通讯》（Nature Communications）等知名期刊以及国际电子器件会议（IEDM）等领域内顶级国际学术会议上发表多篇论文。清华大学的研究人员得到了国家自然科学基金委、科技部重点研发计划、北京市自然基金委、北京信息科学与技术国家研究中心等的支持。

有人在意淫国产 14nm 堆规模到 150 亿晶体管来制造手机 SoC

有人在意淫国产 14nm 堆规模到 150 亿晶体管来制造手机 SoC 作为参考： 12nm FinFET TSMC，TU-104，136 亿晶体管，545mm^2，用于 RTX2080 系列，功耗可达 250W。 16nm FinFET TSMC/14nm FinFET 三星，GP102，120 亿晶体管，471mm^2，用于 TITAN Xp，功耗可达 250W。

台积电规划1nm芯片制造工艺，计划到 2030 年实现 1 万亿晶体管的单个芯片封装

台积电规划1nm芯片制造工艺，计划到 2030 年实现 1 万亿晶体管的单个芯片封装 据 Tom's Hardware 报道，在本月举行的 IEDM 2023 会议上，台积电制定了提供包含 1 万亿个晶体管的芯片封装路线，这一计划与英特尔去年透露的规划类似。 当然，1 万亿晶体管是来自单个芯片封装上的 3D 封装小芯片集合，但台积电也在致力于开发单个芯片 2000 亿晶体管。 为了实现这一目标，该公司重申正在致力于 2nm 级 N2 和 N2P 生产节点，以及 1.4nm 级 A14 和 1nm 级 A10 制造工艺，预计将于 2030 年完成。 ，

北大美女博士开发全新晶体管 性能媲美商用高端芯片 登Nature顶刊

北大美女博士开发全新晶体管 性能媲美商用高端芯片 登Nature顶刊 发表在Nature上的这篇论文（Nature, 2023, 616: 66–72），内容是关于晶体管的。北京大学介绍称，为解决我国高端芯片的“卡脖子”问题尽一份力，于梦诗在博士攻读期间选择了二维半导体材料的可控制备作为主攻方向。化学专业的她，自学了固体物理、半导体器件物理等基础知识，打下了坚实的理论基础。首例外延高κ栅介质集成型二维鳍式晶体管（2D Bi2O2Se/Bi2SeO5 FinFET）在导师彭海琳教授的指导下，她与团队开发了全新的二维鳍式晶体管构筑方法，实现了世界首例二维半导体鳍片/高κ栅氧化物异质结阵列的外延生长及其三维架构的集成制备。并研制了高性能二维鳍式场效应晶体管（2D FinFET），性能可比拟商用高端芯片。这一研究成果在国际顶级期刊Nature上发表。据介绍，这一原创性工作突破了后摩尔时代高速低功耗芯片的二维新材料精准合成与新架构集成瓶颈，为开发未来先进芯片技术带来了新的机遇，被评选为2023年度“中国半导体十大研究进展”。在保研北大之前，于梦诗本科就读于南京理工大学2015级高分子材料与工程专业。本科期间就以第一作者发表7篇SCI论文，其中1篇进入ESI全球前1%的高被引论文，总影响因子达27.12，达到学校博士生毕业要求。 ... PC版： 手机版：

英特尔展示下一代晶体管微缩技术突破，将用于未来制程节点

英特尔展示下一代晶体管微缩技术突破，将用于未来制程节点 （英文） 在IEDM 2023上，英特尔组件研究团队同样展示了其在技术创新上的持续投入，以在实现性能提升的同时，在硅上集成更多晶体管。研究人员确定了所需的关键研发领域，旨在通过高效堆叠晶体管继续实现微缩。结合背面供电和背面触点，这些技术将意味着晶体管架构技术的重大进步。随着背面供电技术的完善和新型2D通道材料的采用，英特尔正致力于继续推进摩尔定律，在2030年前实现在单个封装内集成一万亿个晶体管。 什么 #flag