【英特尔公布技术路线图，启动芯片代工服务】随着芯片制程越来越逼近1nm，英特尔将开启一套全新的命名系统，不再以纳米（nm）命名，

【英特尔公布技术路线图，启动芯片代工服务】随着芯片制程越来越逼近1nm，英特尔将开启一套全新的命名系统，不再以纳米（nm）命名，而是以Intel 7、Intel 4、Intel 3、Intel 20A等进行命名。其中，Intel 7是英特尔此前的10nm Enhanced SuperFin技术、Intel 4是英特尔此前的7nm技术、Intel 3则是更新一代的技术。 #抽屉IT

联电拿下苹果新款iPhone天线模组芯片代工大单 投片量高达上万片

联电拿下苹果新款iPhone天线模组芯片代工大单 投片量高达上万片 此次联电能够赢得这份订单，源于其与苹果功率放大器（PA）协力厂Qorvo的紧密合作。Qorvo为苹果精心设计的新款iPhone天线元件，不仅整合了先进的新芯片，还巧妙地搭配了Qorvo的功率放大器，共同为苹果提供卓越性能。值得一提的是，这款新芯片采用了联电的3DIC技术，并由联电负责代工生产，充分展现了联电在半导体制造领域的强大实力。此前，英特尔公司宣布与联华电子达成新的晶圆代工合作协议，共同致力于开发针对高增长市场的12纳米工艺平台。这一合作不仅有助于推动双方的技术创新，也为未来市场的拓展奠定了坚实基础。联电在去年10月的法说会上透露，公司正积极探讨使用12nm制程生产低功耗逻辑产品的可能性，并计划于2025年初完成12nm制程的开发工作。这一战略决策不仅预示着联电将在技术上实现重要突破，还意味着公司可能将部分28/22nm产能转换为12nm，以降低成本并提高经营效率。这一举措有望为联电带来更加广阔的市场前景和可持续发展动力。 ... PC版： 手机版：

三星电子今日宣布，其已开始用 3nm 工艺节点来制造 GAA 环栅晶体管芯片。可知与 5nm 工艺相比，优化后的 3nm 工艺可

三星电子今日宣布，其已开始用 3nm 工艺节点来制造 GAA 环栅晶体管芯片。可知与 5nm 工艺相比，优化后的 3nm 工艺可在收缩 16% 面积的同时，降低 45% 的功耗并提升 23% 的性能。 #抽屉IT

三星晶圆代工厂最新消息：2nm工艺6月亮相 第二代SF3 3nm今年投产

三星晶圆代工厂最新消息：2nm工艺6月亮相 第二代SF3 3nm今年投产 SF2 将于六月亮相三星计划在 6 月 19 日举行的 2024 年超大规模集成电路研讨会（VLSI Symposium 2024）上披露其 SF2 制造技术的关键细节。这将是该公司基于全栅极（GAA）多桥沟道场效应晶体管（MBCFET）的第二个主要工艺节点。与前代产品相比，SF2 将采用"独特的外延和集成工艺"，这将使该工艺节点比基于 FinFET 的传统节点具有更高的性能和更低的漏电率（尽管三星并未透露与之比较的具体节点）。三星表示，SF2 使 N 型和 P 型窄晶体管的性能分别提高了 29% 和 46% ，使宽晶体管的性能分别提高了 11% 和 23%。此外，与 FinFET 技术相比，它还将晶体管的全局变化减少了 26%，并将产品漏电率降低了约 50%。该工艺还通过加强与客户的设计技术合作优化 (DTCO) 为未来的技术进步奠定了基础。在 SF2 的背景下，三星没有提到的一点是背面电源传输，因此至少目前没有迹象表明三星将在 SF2 上采用这种下一代电源路由功能。三星表示，SF2 的设计基础架构（PDK、EDA 工具和授权 IP）将于 2024 年第二季度完成。一旦完成，三星的芯片开发合作伙伴就可以开始为这一生产节点设计产品。同时，三星已经开始与 Arm 合作，针对 SF2 工艺共同优化 Arm 的 Cortex 内核。SF3：2024 年下半年有望实现作为首家推出基于 GAAFET 节点的工厂，三星一直处于芯片制造的最前沿。但与此同时，这也意味着他们是第一个遇到并解决如此重大的晶体管设计变更所带来的不可避免的磨合问题的工厂。因此，虽然三星的第一代 SF3E 工艺技术已经投产不到两年时间，但迄今为止公开披露的采用该工艺制造的芯片都是相对较小的加密货币挖矿芯片这正是在新工艺节点上表现出色的流水线部件。有了这些经验，三星正准备利用 GAAFET 制作更大更好的芯片。作为其财报公告的一部分，该公司已确认其去年推出的更新 SF3 节点仍将按计划于 2024 年下半年投入生产。SF3 从一开始就是一个更加成熟的产品，准备用于制造更大的处理器，包括数据中心产品。与它的前身 SF4 相比，SF3 承诺在相同功耗和晶体管数量下性能提升 22%，或在相同频率和复杂度下功耗降低 34%，逻辑面积减少 21%。总体而言，三星对这项技术寄予厚望，因为这一代 3nm 级技术有望与台积电的 N3B 和 N3E 节点相抗衡。SF4：准备进行 3D 堆叠最后，三星还在准备将其最终 FinFET 技术节点 SF4 的一个变体用于 3D 芯片堆叠。随着晶体管密度的提高不断放缓，三维芯片堆叠已成为不断提高整体芯片性能的一种方法，尤其是在现代多层处理器设计中。有关该节点的详细信息还很有限，但三星似乎正在做出一些改变，以考虑/优化在三维堆叠设计中使用 SF4 芯片的情况，在这种设计中，芯片需要能够上下层通信。根据该公司的第一季度财务报告，三星预计将在本季度（第二季度）完成堆叠芯片 SF4 变体的准备工作。 ... PC版： 手机版：

英特尔至强“Granite Rapids”晶圆图片现身 首款基于英特尔3工艺的硅片

英特尔至强“Granite Rapids”晶圆图片现身 首款基于英特尔3工艺的硅片 英特尔3工艺的晶体管密度和性能可与台积电N3系列和三星3GA系列节点相媲美。晶圆包含正方形的 30 核芯片，其中两个组成一个"Granite Rapids-XCC"处理器，CPU 内核数可达到 56 核/112 线程（每个芯片有两个内核未使用）。瓦片上的 30 个内核中，每个都是一个"Redwood Cove"P 内核。相比之下，目前的"Emerald Rapids"至强处理器使用的是"Raptor Cove"内核，并且是在英特尔 7 代工节点上制造的。英特尔正计划通过在硅片上实施几种固定功能加速器来加快流行的服务器工作负载，从而克服与 AMD EPYC（包括即将推出的 EPYC"都灵"Zen 5 处理器及其传闻中的 128 核/256 线程数量）在 CPU 内核数量上的差距。预计"Redwood Cove"内核将成为英特尔首个采用 AVX10 和 APX 的 IA 内核。 ... PC版： 手机版：

英特尔 公布技术路线图：抛弃纳米制程叫法，启动芯片代工服务

英特尔 公布技术路线图：抛弃纳米制程叫法，启动芯片代工服务 01. 介绍新制程节点命名体系，宣布代工服务启动 02. 有望获得业界第一台 High-NA EUV 光刻机 03. 亚马逊 AWS 率先使用英特尔代工服务（IFS）封装解决方案 （） Intel：既然你们对工艺命名时都掺水不守规矩，那我也不玩这套了