ASML正在开发hyper-NA EUV光刻机

ASML正在开发hyper-NA EUV光刻机  他表示，在未来十年内，ASML将构建一个集成低数值孔径、高数值孔径和超数孔径EUV系统的单一平台。 这一举措被视为减少工艺步骤数量、降低晶圆加工成本和能源消耗的关键。Van den Brink进一步强调了Hyper-NA EUV工具的重要性，指出它能够简化复杂的双重图案工艺，降低生产难度。他解释说，这种高分辨率工具的可用性对于半导体制造行业至关重要。值得注意的是，高数值孔径EUV（high-NA）光刻技术目前正处于起步阶段。ASML自去年12月开始出货高数值孔径工具，目前仅英特尔一家采用，而台积电则表示短期内不会采用。为了推动该技术的研发和应用，ASML将在几周内正式在费尔德霍芬开设高数值孔径实验室，该实验室将与Imec共同运营，为芯片制造商提供该工具的早期使用权。事实上，该实验室的系统已经投入使用，并成功打印了有史以来第一个10纳米线阵图案。据Van den Brink的最新更新，该系统已经能够产生8nm线阵图案，接近该工具的最大分辨率。这一成果进一步证明了ASML在EUV光刻技术领域的领先地位和持续创新的能力。 ... PC版： 手机版：

ASML 正在开发 Hyper-NA EUV 光刻机

ASML 正在开发 Hyper-NA EUV 光刻机 Van den Brink进一步强调了Hyper-NA EUV工具的重要性，指出它能够简化复杂的双重图案工艺，降低生产难度。他解释说，这种高分辨率工具的可用性对于半导体制造行业至关重要。 ASML 正在规划 0.77 NA 的 EUV 光刻机 ASML首席技术官Martin van den Brink在ASML 2023年年度报告中写道：“NA高于0.7的Hyper-NA无疑是一个机会，从2030年左右开始，这种机会将变得更加明显。”“它可能与Logic最相关，并且需要比“高NA EUV”双图案化更实惠，但它也可能是DRAM的一个机会。对我们来说，关键是Hyper-NA正在推动我们的整体EUV能力平台，以改善成本和交货时间。” 台积电 “冷落” High-NA EUV 光刻机启示录 尤其是在当下大陆在EUV光刻机获取全面受阻的情况下，李弈建议，台积电通过深入挖掘现有EUV光刻机的潜力，可支撑未来的1.6nm工艺，而大陆代工业如何借助DUV光刻机向7nm乃至下一步5nm制程发起冲刺应当有希望，应着力在光刻胶、光罩、多重曝光技术等领域持续创新突破，以全面提升利用DUV实现更先进制程的可能性。

台积电不用新一代EUV光刻机 2030年的1nm再说

台积电不用新一代EUV光刻机 2030年的1nm再说 Intel此前公布的路线图上，18A之后已经安排了三个新的制程节点，但尚未具体命名。基辛格透露其中一个相当于1.5nm工艺，预计命名为15A，将在德国工厂量产。台积电对于高NA EUV光刻机引入计划则一直守口如瓶，有多个消息来源称台积电还在观望评估，目前计划要等到1nm工艺节点才会上马，而时间要等到2030年左右了。台积电目前正在冲刺2nm工艺，预计2025-2027年间量产，单芯片可集成超过1000亿个晶体管，单个封装可超5000亿个。然后是1.4nm、1nm，其中后者计划2030年左右量产，将在单颗芯片内集成超过2000亿个晶体管，单个封装内则超过1万亿个，相比N2工艺翻一倍。有趣的是，Intel也计划在2030年做到单个封装1万亿个晶体管，可谓针锋相对。 ... PC版： 手机版：

ASML 首次公开展示 High NA EUV 光刻机

ASML 首次公开展示 High NA EUV 光刻机 2月10日，ASML 在荷兰总部向媒体展示新一代 High NA EUV 光刻机 Twinscan EXE:5000。 这台光刻机尺寸等同于一台双层巴士；重达150吨，相当于两架空客A320客机；价值高达3.5亿欧元（约合27亿元人民币）；全套系统需要250个货箱装运，需要250名工程人员、历时6个月才能安装完成，不仅价格高昂也相当耗时。 Twinscan EXE:5000 可以制造8nm线宽电路，从而实现晶体管密度比前一代提高至2.9倍。