长鑫存储准备生产HBM内存 采购设备已获美国批准

长鑫存储准备生产HBM内存 采购设备已获美国批准 这说明,相关开发设计工作已经完成,可以转入投产阶段。消息人士称,早在2023年中,Applied Materials、Lam Research等美国设备供应商就获得了美国政府的许可,可以向长鑫出口HBM制造设备。考虑到HBM内存需要先进、复杂的制造和封装技术,这似乎暗示中芯国际在这方面也已经取得了突破。目前,长鑫已经在合肥有了一座DRAM内存工厂,正在筹钱建设第二座,会导入更先进的工艺,有可能会同时用来制造HBM。暂时还不清楚长鑫要生产的HBM是第几代,可能是HBM3,而国际上已经有了更先进的HBM3E,SK海力士还计划在2026年抢先投产HBM4。根据规划,HBM4将抛弃用了将近十年的1024-bit位宽,首次升级到2048-bit位宽,并有望堆叠更多层级,从而在容量、带宽上都实现一次重大飞跃。 ... PC版: 手机版:

相关推荐

封面图片

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片 访问:NordVPN 立减 75% + 外加 3 个月时长 另有NordPass密码管理器 作为 2024 年欧洲技术研讨会演讲的一部分,台积电提供了一些有关其将为 HBM4 制造的基础模具的新细节,这些模具将使用逻辑工艺制造。由于台积电计划采用其 N12 和 N5 工艺的变体来完成这项任务,该公司有望在 HBM4 制造工艺中占据有利地位,因为内存工厂目前还不具备经济地生产这种先进逻辑芯片的能力(如果它们能生产的话)。对于第一波 HBM4,台积电准备采用两种制造工艺:N12FFC+ 和 N5。虽然它们的目的相同将 HBM4E 内存与下一代 AI 和 HPC 处理器集成,但它们将以两种不同的方式连接用于 AI 和 HPC 应用的高性能处理器内存。台积电设计与技术平台高级总监表示:"我们正与主要的 HBM 存储器合作伙伴(美光、三星、SK 海力士)合作,在先进节点上实现 HBM4 全堆栈集成。N12FFC+高性价比基础芯片可以达到HBM的性能,而N5基础芯片可以在HBM4速度下以更低的功耗提供更多的逻辑。"台积电采用 N12FFC+ 制造工艺(12 纳米 FinFet Compact Plus,正式属于 12 纳米级别的技术,但其根源来自台积电久经考验的 16 纳米 FinFET 生产节点)制造的基础芯片将用于在系统级芯片(SoC)旁边的硅中间件上安装 HBM4 存储器堆栈。台积电认为,他们的 12FFC+ 工艺非常适合实现 HBM4 性能,使内存供应商能够构建 12-Hi(48 GB) 和 16-Hi 堆栈(64 GB),每堆栈带宽超过 2 TB/秒。高级总监说:"我们还在为 HBM4 优化 CoWoS-L 和 CoWoS-R。CoWoS-L和CoWoS-R都[使用]超过八层,以实现HBM4的2000多个互连的路由,并具有[适当的]信号完整性"。N12FFC+ 上的 HBM4 基础芯片将有助于使用台积电的 CoWoS-L 或 CoWoS-R 先进封装技术构建系统级封装 (SiP),该技术可为内插件提供高达 8 倍网纹尺寸的空间,足以容纳多达 12 个 HBM4 存储器堆栈。根据台积电的数据,目前,HBM4 在电流为 14mA 时的数据传输速率可达 6 GT/s。台积电代表解释说:"我们与 Cadence、Synopsys 和 Ansys 等 EDA 合作伙伴合作,对 HBM4 通道信号完整性、IR/EM 和热精度进行认证。"同时,作为更先进的替代方案,内存制造商还可以选择台积电的 N5 工艺来生产 HBM4 基础芯片。采用 N5 工艺的基础芯片将包含更多的逻辑,功耗更低,性能更高。但可以说最重要的好处是,这种先进的工艺技术将实现非常小的互连间距,大约为 6 至 9 微米。这将使 N5 基本芯片与直接键合技术结合使用,从而使 HBM4 可以直接在逻辑芯片上进行三维堆叠。直接键合技术可实现更高的内存性能,这对于一直在渴求更多内存带宽的人工智能和高性能计算芯片来说将是一个巨大的推动。我们已经知道台积电和 SK Hynix 正合作开发 HBM4 基础芯片。台积电很可能也会为美光生产 HBM4 基础芯片。否则,我们会更惊讶地看到台积电与三星合作,因为这家企业集团已经通过其三星代工部门拥有了自己的先进逻辑晶圆厂。 ... PC版: 手机版:

封面图片

NVIDIA官宣全新Rubin GPU、Vera CPU 3nm工艺配下代HBM4内存

NVIDIA官宣全新Rubin GPU、Vera CPU 3nm工艺配下代HBM4内存 NVIDIA现有的高性能GPU架构代号“Blackwell”,已经投产,相关产品今年陆续上市,包括用于HPC/AI领域的B200/GB200、用于游戏的RTX 50系列。2025年将看到“Blackwell Ultra”,自然是升级版本,但具体情况没有说。2026年就是全新的下一代“Rubin”,命名源于美国女天文学家Vera Rubin(薇拉·鲁宾),搭配下一代HBM4高带宽内存,8堆栈。根据曝料,Rubin架构首款产品为R100,采用台积电3nm EUV制造工艺,四重曝光技术,CoWoS-L封装,预计2025年第四季度投产。2027年则是升级版的“Rubin Ultra”,HBM4内存升级为12堆栈,容量更大,性能更高。CPU方面下代架构代号“Vera”没错,用一个名字同时覆盖GPU、CPU,真正二合一。Vera CPU、Rubin GPU组成新一代超级芯片也在规划之中,将采用第六代NVLink互连总线,带宽高达3.6TB/s。此外,NVIDIA还有新一代数据中心网卡CX9 SuperNIC,最高带宽可达1600Gbps,也就是160万兆,并搭配新的InfiniBand/以太网交换机X1600。 ... PC版: 手机版:

封面图片

SK 海力士、台积电 宣布合作开发 HBM4 芯片,预期2026年投产

SK 海力士、台积电 宣布合作开发 HBM4 芯片,预期2026年投产 在此次合作前,所有的海力士HBM芯片都是基于公司自己的制程工艺,包括制造封装内最底层的基础裸片,然后将多层DRAM裸片堆叠在基础裸片上。 从HBM4产品开始,海力士准备用台积电的先进逻辑工艺来制造基础裸片。 另外,双方还计划合作优化 HBM 产品和台积电独有的 CoWoS 技术融合(2.5D封装)。

封面图片

美光领先于SK Hynix 和三星 启动HBM3E内存的生产

美光领先于SK Hynix 和三星 启动HBM3E内存的生产 美光透露其正在大规模生产 24 GB 8-Hi HBM3E 设备,每个设备的数据传输速率为 9.2 GT/s,峰值内存带宽超过 1.2 TB/s。与 HBM3 相比,HBM3E 将数据传输速率和峰值内存带宽提高了 44%,这对于像 NVIDIA 的 H200 这样对带宽要求极高的处理器尤为重要。NVIDIA 的 H200 产品采用 Hopper 架构,计算性能与 H100 相同。同时,它配备了 141 GB HBM3E 内存,带宽达 4.8 TB/s,比 H100 的 80 GB HBM3 和 3.35 TB/s 带宽有了显著提升。美光使用其 1β(1-beta)工艺技术生产其 HBM3E,这对该公司来说是一项重大成就,因为该公司将其最新的生产节点用于数据中心级产品,这是对制造技术的一种考验。随着美光即将于 2024 年 3 月发布 36 GB 12-Hi HBM3E 产品,代表着公司的人工智能内存路线图得到了进一步巩固,与此同时这些设备接下来将用于何处还有待观察。领先于竞争对手 SK Hynix 和三星开始量产 HBM3E 内存是美光公司取得的一项重大成就,目前美光公司在 HBM 领域占据 10% 的市场份额。此举对该公司至关重要,因为它使美光能够比竞争对手更早推出高端产品,从而有可能增加收入和利润率,同时获得更大的市场份额。美光科技执行副总裁兼首席业务官 Sumit Sadana 表示:"美光在 HBM3E 这一里程碑上实现了三连冠:领先的上市时间、同类最佳的行业性能以及与众不同的能效特性。人工智能工作负载在很大程度上依赖于内存带宽和容量,美光通过我们业界领先的 HBM3E 和 HBM4 路线图,以及我们面向人工智能应用的全套 DRAM 和 NAND 解决方案组合,在支持未来人工智能的大幅增长方面处于非常有利的位置。" ... PC版: 手机版:

封面图片

台积电准备推出基于12和5纳米节点的下一代HBM4基础芯片

台积电准备推出基于12和5纳米节点的下一代HBM4基础芯片 访问:NordVPN 立减 75% + 外加 3 个月时长 另有NordPass密码管理器 作为 2024 年欧洲技术研讨会演讲的一部分,台积电提供了有关将为 HBM4 制造的基础芯片的一些新细节,该芯片将使用逻辑工艺构建。由于台积电计划采用其 N12 和 N5 工艺的变体来完成这项任务,该公司预计在 HBM4 制造工艺中占据有利地位,因为内存工厂目前没有能力经济地生产如此先进的逻辑芯片如果他们能够生产的话他们根本。对于第一波 HBM4,台积电准备使用两种制造工艺:N12FFC+ 和 N5。虽然它们服务于相同的目的将 HBM4E 内存与下一代 AI 和 HPC 处理器集成但它们将以两种不同的方式用于连接 AI 和 HPC 应用程序的高性能处理器的内存。台积电设计与技术平台高级总监表示:“我们正在与主要 HBM 内存合作伙伴(美光、三星、SK 海力士)合作,在先进节点上实现 HBM4 全堆栈集成。” “N12FFC+ 具有成本效益的基础芯片可以达到 HBM 的性能,而 N5 基础芯片可以在 HBM4 速度下以低得多的功耗提供更多逻辑。”台积电采用 N12FFC+ 制造工艺(12nm FinFet Compact Plus,正式属于 12nm 级技术,但其根源于台积电经过充分验证的 16nm FinFET 生产节点)制造的基础芯片将用于在硅片上安装 HBM4 内存堆栈片上系统 (SoC) 旁边的中介层。台积电认为,他们的 12FFC+ 工艺非常适合实现 HBM4 性能,使内存供应商能够构建 12-Hi (48 GB) 和 16-Hi 堆栈 (64 GB),每堆栈带宽超过 2 TB/秒。“我们还在针对 HBM4 优化 CoWoS-L 和 CoWoS-R,”台积电高级总监说道。“CoWoS-L 和 CoWoS-R 都[使用]超过八层,以实现 HBM4 的路由超过 2,000 个互连,并具有[适当的]信号完整性。”N12FFC+ 上的 HBM4 基础芯片将有助于使用 TSMC 的 CoWoS-L 或 CoWoS-R 先进封装技术构建系统级封装 (SiP),该技术可提供高达 8 倍标线尺寸的中介层 足够的空间容纳多达 12 个 HBM4 内存堆栈。根据台积电的数据,目前HBM4可以在14mA电流下实现6GT/s的数据传输速率。“我们与 Cadence、Synopsys 和 Ansys 等 EDA 合作伙伴合作,验证 HBM4 通道信号完整性、IR/EM 和热精度,”台积电代表解释道。同时,作为一种更先进的替代方案,内存制造商还可以选择采用台积电的 N5 工艺来生产 HBM4 基础芯片。N5 构建的基础芯片将封装更多的逻辑,消耗更少的功耗,并提供更高的性能。但可以说,最重要的好处是,这种先进的工艺技术将实现非常小的互连间距,约为 6 至 9 微米。这将允许 N5 基础芯片与直接键合结合使用,从而使 HBM4 能够在逻辑芯片顶部进行 3D 堆叠。直接键合可以实现更高的内存性能,这对于总是寻求更多内存带宽的 AI 和 HPC 芯片来说预计将是一个巨大的提升。我们已经知道 台积电和 SK 海力士在 HBM4 基础芯片上进行合作。台积电也可能为美光生产 HBM4 基础芯片。否则,我们会更惊讶地看到台积电与三星合作,因为该集团已经通过其三星代工部门拥有自己的先进逻辑工厂。台积电特殊工艺产能扩产50%随着德国和日本的新工厂全部建成,以及中国产能的扩张,台积电计划到 2027 年将其特种技术产能扩大 50%。该公司在欧洲技术研讨会上透露本周,台积电预计不仅需要转换现有产能以满足特殊工艺的需求,甚至还需要为此目的建造新的(绿地)晶圆厂空间。这一需求的主要驱动力之一将是台积电的下一个专用节点:N4e,一个 4 纳米级超低功耗生产节点。“过去,我们总是对即将建成的晶圆厂进行审查阶段,但在台积电很长一段时间以来,我们第一次开始建设绿地晶圆厂,以满足未来的专业技术要求,”台积电业务发展和海外运营办公室高级副总裁Kevin Zhang博士出席活动时候说。“在未来四到五年内,我们的专业产能实际上将增长 1.5 倍。通过这样做,我们实际上扩大了制造网络的覆盖范围,以提高整个晶圆厂供应链的弹性。”除了 N5 和 N3E 等著名的主要逻辑节点之外,台积电还为功率半导体、混合模拟 I/O 和超低功耗应用(例如物联网)等应用提供一套专用节点。这些通常基于该公司的落后制造工艺,但无论底层技术如何,这些节点的容量需求都随着台积电主要逻辑节点的需求而增长。所有这些都要求台积电重新评估他们如何规划其专业节点的容量。台积电近年来的扩张战略追求几个目标。其中之一是在台湾以外建立新的晶圆厂;另一个是普遍扩大产能,以满足未来对所有类型工艺技术的需求这就是该公司正在建设专业节点产能的原因。目前,台积电最先进的专用节点是N6e,是N7/N6的变体,支持0.4V至0.9V之间的工作电压。对于 N4e,台积电正在考虑低于 0.4V 的电压。尽管目前台积电并未透露太多计划节点的技术细节;考虑到该公司在这里的历史,我们预计一旦新流程准备就绪,他们明年将有更多的话题可以讨论。 ... PC版: 手机版:

封面图片

在人工智能热潮中 SK海力士酝酿“差异化”HBM内存

在人工智能热潮中 SK海力士酝酿“差异化”HBM内存 SK Hynix 高级封装开发主管 Hoyoung Son 以副总裁的身份表示:"开发客户专用的人工智能存储器需要一种新方法,因为技术的灵活性和可扩展性变得至关重要。"在性能方面,采用 1024 位接口的 HBM 内存发展相当迅速:从 2014 - 2015 年的 1 GT/s 数据传输速率开始,到最近推出的 HBM3E 内存设备,其数据传输速率已达到 9.2 GT/s - 10 GT/s。随着 HBM4 的推出,内存将过渡到 2048 位接口,这将确保带宽比 HBM3E 有稳步提升。但这位副总裁表示,有些客户可能会受益于基于 HBM 的差异化(或半定制)解决方案。Hoyoung Son 在接受BusinessKorea 采访时说:"为了实现多样化的人工智能,人工智能存储器的特性也需要变得更加多样化。我们的目标是拥有能够应对这些变化的各种先进封装技术。我们计划提供能够满足任何客户需求的差异化解决方案。"由于采用 2048 位接口,根据我们从有关即将推出的标准的官方和非官方信息中了解到的情况,许多(如果不是绝大多数)HBM4 解决方案很可能是定制的,或者至少是半定制的。一些客户可能希望继续使用内插器(但这一次内插器将变得非常昂贵),而另一些客户则倾向于使用直接接合技术将 HBM4 模块直接安装在逻辑芯片上,但这种技术也很昂贵。生产差异化的 HBM 产品需要复杂的封装技术,包括(但肯定不限于)SK Hynix 的高级大规模回流模塑底部填充(MR-RUF)技术。鉴于该公司在 HBM 方面的丰富经验,它很可能会推出其他产品,尤其是差异化产品。Hoyoung Son说:"要实现不同类型的人工智能,人工智能存储器的特性也需要更加多样化。我们的目标是拥有一系列先进的封装技术,以应对不断变化的技术环境。展望未来,我们计划提供差异化的解决方案,以满足所有客户的需求。" ... PC版: 手机版:

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人