消息称三星获得2纳米人工智能芯片订单

消息称三星获得2纳米人工智能芯片订单 业界分析认为，三星电子之所以被PFN选定，是因为三星电子具备存储器和代工服务的综合能力，可以提供从高带宽存储器（HBM）设计到生产和先进的2.5D封装的全套解决方案。三星电子在去年6月公布了详细的2纳米制程路线图，在最先进的微处理器领域与世界领先的代工企业台积电展开了竞争。近期媒体报道称，台积电已经与苹果、英伟达等主要客户分享了其2纳米原型工艺的测试结果，并计划在2025年之前开始量产，台积电在2纳米领域的竞争中处于领先地位。但三星电子以积累的技术实力为基础，于2022年6月在世界上首次采用新一代栅极全能（GAA）晶体管的3纳米制程，决心在2纳米竞争中占据技术优势。业内人士表示：“从PFN等无晶圆厂企业的角度来看，三星电子和台积电尚未商用化的2纳米工艺的性能评价变数太多。重点可能放在供应链方面，例如HBM的顺利供应和减少对台积电的依赖，而不是工艺优势。” ... PC版： 手机版：

三星从决定放弃台积电的日本初创公司获得首批2纳米芯片订单

三星从决定放弃台积电的日本初创公司获得首批2纳米芯片订单 Preferred Networks（PFN）专门从事物联网应用深度学习的研究和开发，在开发定制软件和向各类客户提供超级计算机方面拥有丰富的资源和专业知识，因此被认为是日本最先进的公司。《首尔经济日报》的报道称，PFN 和三星之间的潜在合作关系将使双方受益。PFN 可以获得更新的芯片技术，使其在竞争中获得优势，而三星在落后台积电多年后，终于可以在其代工业务中产生动力。此外，报告还指出，与 PFN 的联盟能为三星打开多个通道，使其 2 纳米芯片开始获得更多客户。据说，PFN 与英伟达（NVIDIA）和英特尔（Intel）都有合作关系，是三星的强大盟友。三星也完全有可能为 PFN 的 2 纳米晶圆提供诱人的折扣，以吸引其成为下一代节点的第一个客户。此前有报道称，该公司曾探索过这一策略，以缩小与竞争对手台积电的市场份额差距。不过，这家韩国巨头是否已经成功解决了据称一直困扰其 3 纳米 GAA 工艺的良率问题，目前尚未得到证实。众所周知，台积电的尖端技术定价较高，因此三星可能会在这方面为自己赢得优势，但还有更多细节有待挖掘。 ... PC版： 手机版：

三星电子将为日本 Preferred Networks 生产人工智能芯片

三星电子将为日本 Preferred Networks 生产人工智能芯片 三星电子赢得日本 Preferred Networks, Inc. 的订单，生产采用 2 纳米工艺和先进芯片封装的人工智能芯片。

苹果公司将获得台积电首批2纳米制程芯片

苹果公司将获得台积电首批2纳米制程芯片 节点尺寸的缩小相当于晶体管尺寸的缩小，因此相同体积的处理器上可以安装更多的晶体管，从而提高运算能力并带来更低的功耗。今年，苹果公司的 iPhone 和 Mac 采用了 3 纳米芯片。iPhone 15 Pro机型中的 A17Pro芯片和 Mac 中的 M3 系列芯片都是基于 3 纳米节点制造的，是之前 5 纳米节点的升级版。从 5 纳米技术跃升到 3 纳米技术，iPhone 的 GPU 速度显著提高了 20%，CPU 速度提高了 10%，神经引擎速度提高了 2 倍，Mac 也有类似的改进。台积电正在兴建两座新工厂，以满足 2 纳米芯片生产的需要，并正在审批第三座工厂。台积电通常在需要提高产能以处理大量芯片订单时才会建造新的工厂，台积电正在为 2 纳米技术进行大规模扩建。在向 2 纳米技术过渡的过程中，台积电将采用带有纳米片的 GAAFET（全栅场效应晶体管），而不是 FinFET，因此制造工艺将更加复杂。GAAFET 能以更小的晶体管尺寸和更低的工作电压实现更快的速度。台积电正花费数十亿美元进行改造，苹果公司也需要改变芯片设计以适应新技术。苹果是台积电的主要客户，通常也是最先获得台积电新芯片的客户。例如，苹果在 2023 年收购了台积电所有的 3 纳米芯片用于 iPhone、iPad 和 Mac。在 3 纳米和 2 纳米节点之间，台积电将推出几款新的 3 纳米改进产品。台积电已经推出了增强型 3 纳米工艺的 N3E 和 N3P 芯片，还有其他正在开发的芯片，如用于高性能计算的 N3X 和用于汽车应用的 N3AE。有传言称，台积电已经开始研发更先进的 1.4 纳米芯片，预计最快将于 2027 年面世。据说苹果公司希望台积电为其独家保留 1.4 纳米和 1 纳米技术的初始制造能力。 ... PC版： 手机版：

三星推出用于人工智能的“迄今为止最高容量”的新型 HBM 存储芯片

三星推出用于人工智能的“迄今为止最高容量”的新型 HBM 存储芯片 三星电子周二表示，它已经开发出一种新型高带宽存储芯片，具有业界“迄今为止最高容量”。三星称 HBM3E 12H “将性能和容量提高了 50% 以上”。三星表示，已开始向客户提供芯片样品，并计划于2024年上半年量产。它将确保已经与三星签约的 Nvidia 在基于更高层 (12L) 的更高密度 (36GB) HBM3E 产品方面的领先地位。 三星表示，HBM3E 12H 具有12层堆叠，但采用先进的热压非导电薄膜，使12层产品具有与8层产品相同的高度规格，以满足当前的HBM封装要求。 其结果是芯片具有更强的处理能力，而不增加其物理占用空间。三星表示：“三星不断降低其 NCF 材料的厚度，实现了业界最小的芯片间隙 (7 微米)，同时还消除了层间空隙。与 HBM3 8H 产品相比，这些努力使垂直密度提高了 20% 以上。”

三星晶圆代工厂最新消息：2nm工艺6月亮相 第二代SF3 3nm今年投产

三星晶圆代工厂最新消息：2nm工艺6月亮相 第二代SF3 3nm今年投产 SF2 将于六月亮相三星计划在 6 月 19 日举行的 2024 年超大规模集成电路研讨会（VLSI Symposium 2024）上披露其 SF2 制造技术的关键细节。这将是该公司基于全栅极（GAA）多桥沟道场效应晶体管（MBCFET）的第二个主要工艺节点。与前代产品相比，SF2 将采用"独特的外延和集成工艺"，这将使该工艺节点比基于 FinFET 的传统节点具有更高的性能和更低的漏电率（尽管三星并未透露与之比较的具体节点）。三星表示，SF2 使 N 型和 P 型窄晶体管的性能分别提高了 29% 和 46% ，使宽晶体管的性能分别提高了 11% 和 23%。此外，与 FinFET 技术相比，它还将晶体管的全局变化减少了 26%，并将产品漏电率降低了约 50%。该工艺还通过加强与客户的设计技术合作优化 (DTCO) 为未来的技术进步奠定了基础。在 SF2 的背景下，三星没有提到的一点是背面电源传输，因此至少目前没有迹象表明三星将在 SF2 上采用这种下一代电源路由功能。三星表示，SF2 的设计基础架构（PDK、EDA 工具和授权 IP）将于 2024 年第二季度完成。一旦完成，三星的芯片开发合作伙伴就可以开始为这一生产节点设计产品。同时，三星已经开始与 Arm 合作，针对 SF2 工艺共同优化 Arm 的 Cortex 内核。SF3：2024 年下半年有望实现作为首家推出基于 GAAFET 节点的工厂，三星一直处于芯片制造的最前沿。但与此同时，这也意味着他们是第一个遇到并解决如此重大的晶体管设计变更所带来的不可避免的磨合问题的工厂。因此，虽然三星的第一代 SF3E 工艺技术已经投产不到两年时间，但迄今为止公开披露的采用该工艺制造的芯片都是相对较小的加密货币挖矿芯片这正是在新工艺节点上表现出色的流水线部件。有了这些经验，三星正准备利用 GAAFET 制作更大更好的芯片。作为其财报公告的一部分，该公司已确认其去年推出的更新 SF3 节点仍将按计划于 2024 年下半年投入生产。SF3 从一开始就是一个更加成熟的产品，准备用于制造更大的处理器，包括数据中心产品。与它的前身 SF4 相比，SF3 承诺在相同功耗和晶体管数量下性能提升 22%，或在相同频率和复杂度下功耗降低 34%，逻辑面积减少 21%。总体而言，三星对这项技术寄予厚望，因为这一代 3nm 级技术有望与台积电的 N3B 和 N3E 节点相抗衡。SF4：准备进行 3D 堆叠最后，三星还在准备将其最终 FinFET 技术节点 SF4 的一个变体用于 3D 芯片堆叠。随着晶体管密度的提高不断放缓，三维芯片堆叠已成为不断提高整体芯片性能的一种方法，尤其是在现代多层处理器设计中。有关该节点的详细信息还很有限，但三星似乎正在做出一些改变，以考虑/优化在三维堆叠设计中使用 SF4 芯片的情况，在这种设计中，芯片需要能够上下层通信。根据该公司的第一季度财务报告，三星预计将在本季度（第二季度）完成堆叠芯片 SF4 变体的准备工作。 ... PC版： 手机版：