JEDEC公布LPDDR6 LPCAMM2的图像和详细信息

JEDEC公布LPDDR6 LPCAMM2的图像和详细信息 根据 JEDEC 规格，LPCAMM2 模块上 LPDDR5 的总线速度峰值预计为 9.2 GT/s，但 LPDDR6 将把这一速度提高到 14.4 GT/s，即大约提高 50%。然而，目前零售市场上使用 LPDDR5X 的最快也是唯一的 LPCAMM2 模块的速度为 7.5 GT/s，这表明 LPDDR6 的推出速度最终将与峰值速度相去甚远。LPDDR6 CAMM2 模块还将有其他一些有趣的变化，每个模块将从 128 位变为 192 位，每个通道将从 32 位变为 48 位。部分原因是 LPDDR6 将采用 24 位通道宽度，由两个 12 位子通道组成，这在昨天的新闻中已经提到。LPDDR6将支持本机ECC（纠错码）或EDC（错误检测码），但目前还不完全清楚如何在系统层面上实现这一点。JEDEC 还在考虑为 CAMM2 和 LPCAMM2 内存模块开发无螺丝解决方案，但目前还没有明确的文档。除此之外，我们还可能在台式机上看到通过 LPCAMM2 模块实现的 LPDDR6，尽管演示文稿中只提到了台式机上会出现 CAMM2，但我们已经看到微星正在研究这一点。相关文章:JEDEC确认用于台式PC的CAMM2内存：17.6Gbps的DDR6和14.4Gbps的LPDDR6微星打造全球首款DDR5 CAMM2内存主板 ... PC版： 手机版：

JEDEC确认用于台式PC的CAMM2内存：17.6Gbps的DDR6和14.4Gbps的LPDDR6

JEDEC确认用于台式PC的CAMM2内存：17.6Gbps的DDR6和14.4Gbps的LPDDR6 我们已经看到 LPDDR5(X/T) 变体在一系列其他产品中的应用，最近的产品是LPCAMM2 模块，由于其模块化外形尺寸小，并提供更高的容量和升级选项，它将彻底改变 PC市场。关于对 LPDDR6 内存的预期，Synopsys 将 14.4 Gbps 的数据传输速率作为该标准的最高定义，入门速率为 10.667 Gbps。LPDDR6 还将使用由两个 12 位子通道组成的 24 位宽通道，入门带宽可达每秒 28 GB，使用最快的 14.4 Gbps 模式时，带宽可达每秒 38.4 GB。至于 DDR6，据说该内存的初始草案将于今年制定，预计将于 2025 年第二季度发布 v1.0 规格。至于内存速度，DDR6 内存标准将采用 8.8 Gbps 的导入速度，最高可达 17.6 Gbps。预计 DDR6 将进一步扩展到 21 Gbps，这是一个非常高的带宽，在 PAM 信号标准中还提到了 NRZ。目前，最快的 DDR5 内存 DIMM 的内存速度可达 9000 MT/s，我们已经看到超频速度超过 11000 MT/s，但 DDR6 内存甚至不需要超频就能轻松突破 10K MT/s 大关，超频速度可能超过 20K MT/s。另一个值得关注的话题是 CAMM2 内存标准，美光、三星、SK hynix 甚至中国制造商龙芯中科都采用了这一标准。CAMM2 是下一代标准，它解决了传统 SO-DIMM 和 DIMM 内存的几个问题，如可升级性、可维修性、主板复杂性和功耗。它得到了内存供应商的广泛支持。目前，CAMM2 基于 DDR5、LPDDR5 和 LPDDR5X 标准，容量高达 256 GB。JEDEC 还谈到了下一代 LPDDR6 CAMM2，它将进一步完善 CAMM2 模块，提供与我们刚才提到的同样快的速度，而且还消除了现有设计中对螺丝的需求。最重要的一张幻灯片让我们提前看到了未来用于台式机和服务器 PC 的双通道CAMM2 内存解决方案。CAMM2 DIMM 将不再垂直放置，而是水平放置，目前最多展示了两个 DIMM。CAMM2 不再需要焊接连接器，而是将拓扑结构完全转移到模块上。这一新设计可在台式 PC 平台上实现最高性能和最大容量。这肯定需要一种全新的主板设计方法，而且我们预计这种设计不会很快推出，但我们可以预计某些主板供应商，特别是那些通过超频（2DIMM 设计）来挑战内存极限的供应商将来会使用 CAMM2 DIMM。 ... PC版： 手机版：

SK海力士发布2023财年第三季度财务报告

SK海力士发布2023财年第三季度财务报告 SK海力士解释道：“因高性能半导体存储器产品为中心的市场需求增加，公司业绩在第一季度低点过后持续改善，特别是面向AI的代表性存储器HBM3、高容量DDR5 DRAM和高性能移动DRAM等主力产品的销售势头良好，与上季度相比营业收入增长24%，营业损失减少38%。” 顺应这一趋势，SK海力士决定加大对HBM、DDR5、LPDDR5 DRAM等高附加值主力产品的投资。公司将进行以第四代10纳米级(1a)和第五代10纳米级(1b)DRAM为中心的生产线转换，同时扩大对HBM TSV技术的投资。

JEDEC 公布 HBM3 内存标准：带宽最高 819 GB/s，最多 16 层堆叠 64GB

JEDEC 公布 HBM3 内存标准：带宽最高 819 GB/s，最多 16 层堆叠 64GB JEDEC 组织今日公布了 HBM3 内存标准，规范了产品的功能、性能以及容量、带宽等特性。这一代内存相比 HBM2，带宽增加了一倍。独立通道的数量从 8 个增加至 16 个，再加上虚拟通道，使得每个芯片支持 32 通道。芯片可以采用 4 层、9 层、12 层堆叠方式，未来可以扩展至 16 层堆叠，实现单片容量 64GB

JEDEC即将最终确定HBM4规范 并承诺关注未来创新

JEDEC即将最终确定HBM4规范 并承诺关注未来创新 这些进步对于需要高效处理大型数据集和复杂计算的应用至关重要，这些应用包括生成式人工智能（AI）、高性能计算、高端显卡和服务器。与 HBM3 相比，HBM4 将使每个堆栈的通道数增加一倍，物理占用空间更大。为支持设备兼容性，该标准确保单个控制器在需要时可同时使用 HBM3 和 HBM4。不同的配置需要不同的接口形式，以适应不同的占用空间。HBM4 将指定 24 Gb 和 32 Gb 层，并提供支持 4 层、8 层、12 层和 16 层 TSV 堆栈的选项，委员会已初步同意最高 6.4 Gbps 的速度，并正在讨论更高的频率。 ... PC版： 手机版：

三星正努力在骁龙 8 Gen 4发布前开始生产LPDDR6内存

三星正努力在骁龙 8 Gen 4发布前开始生产LPDDR6内存 三星希望为搭载骁龙 8 Gen 4 的手机准备好新的内存芯片是因为生成式人工智能模型可能会很快超过 100 亿参数的门槛。高通公司骁龙 8 Gen 3 的 NPU 支持在设备上生成 10 亿个参数的人工智能模型。超过 100 亿步意味着生成式 AI 可以更好地理解视频，并创建更精确的编程算法，从而提高智能手机的整体性能。LPDDR6 仍缺乏清晰的路线图，尤其是在带宽以及有多少带宽将分配给人工智能进程方面。三星一直在改进 LPDDR5（达到 5X 和 5T），重点是低价格和高能效，而不是实际性能，一旦负责半导体标准的国际组织 JEDEC 最终确定新版本，这种情况就必须改变。通俗地说，LPDDR6 RAM 搭配骁龙 8 Gen 4，最早可在 2025 年为智能手机带来下一步的人工智能功能。如果一切按计划进行，我们可能会看到手机凭自身实力实时编辑甚至凭空生成实际视频。 ... PC版： 手机版：