台积电明年晶圆代工价格提高10%

台积电明年晶圆代工价格提高10% 摩根士丹利最新发布的行业报告指出，台积电规划于2025年前对晶圆代工服务实施最高达10%的价格上调策略，同时预测CoWoS封装服务的费用将在未来两年内攀升约20%，反映了高端封装技术的价值提升趋势。业内资深人士透露，针对人工智能与高性能计算领域的核心需求，台积电拟对其4/5nm先进工艺实施约11%的价格调整，具体表现为4nm晶圆单价从原先的18000美元预计将跃升至约20000美元，与2021年初的报价相比，增幅至少达到25%，凸显了先进制程技术的昂贵成本与市场需求的高度匹配。至于备受瞩目的3nm工艺，分析师预测其价格将于2025年平均上涨4%，具体涨幅受订单量及合同条款双重因素影响，当前市场报价已稳固在20000美元以上，进一步巩固了台积电在尖端制程技术领域的定价权。值得注意的是，对于相对成熟的6/7nm制程节点，台积电则采取了截然不同的策略，非但不涨价，反而可能下调价格达10%，以优化产能结构并吸引更多客户。台积电通过释放先进工艺可能供不应求的信号，同时积极鼓励客户锁定产能分配，以确保供应链的灵活性与响应速度。台积电设定的长远目标清晰明确：至2025年，公司毛利率将提升至53%至54%的新高度。这一目标的实现，无疑需要客户共同承担先进工艺所带来的成本增加。市场传言，若客户未能充分认可台积电的价值主张，其产能分配或将面临不确定性。此外，随着半导体产业链全面进入涨价周期，包括高通、台积电、华虹等在内的行业巨头纷纷响应，从IC设计到芯片代工等多个关键环节均受到波及，整个行业正经历一场深刻的价值重构与资源整合。 ... PC版： 手机版：

1.6nm、晶圆级超级封装、硅光子集成...台积电北美6大技术王炸

1.6nm、晶圆级超级封装、硅光子集成...台积电北美6大技术王炸     研究机构TechInsights报告显示，台积电2023年总销售额达到692.76亿美元，成为全球半导体产业冠军。摩根大通（小摩）、摩根士丹利等金融服务机构均对台积电的后续发展给出乐观预测，小摩在最新报告中认为，台积电在技术创新和先进封装领域的领先地位，以及在AI时代的关键作用，通过一系列技术突破，有望在未来几年继续保持在半导体产业的领先地位。以下为台积电在2024北美论坛公布的六大半导体技术：A16 1.6nm制程技术台积电A16制程节点是其首个整合纳米片晶体管（nanosheet）以及背面供电技术“Super Power Rail”的节点，特别适合高性能计算（HPC）及人工智能（AI）应用，是台积电N2P制程的迭代。根据台积电此前公布的路线图，N2、N2P 2nm节点定于2025年量产，A16预计将于2026年下半年量产。与2nm N2P节点相比，A16提高了晶体管密度和能效，在相同Vdd（正电源电压）下可实现8~10%的速度提升；在相同速度下，功耗可以降低15~20%。该技术可以帮助数据中心计算芯片实现1.07~1.10倍的芯片密度。台积电在北美峰会同时宣布A14工艺节点，预计将采用第二代纳米片晶体管以及更先进的背面供电网络，有望在2027~2028年开始生产，预计不会采用High NA EUV光刻机。根据路线图，台积电1nm制程A10已在规划中。消息人士于2024年1月透露，台积电将更先进制程的1nm晶圆厂规划在嘉义科学园区，已派人前往目标地块勘测。这一选址离嘉义高铁站车程仅七分钟，往北串起台积电中科、竹科厂，往南串连南科厂及高雄厂，便于工程师通勤交流。NanoFlex创新纳米片晶体管台积电即将推出的N2制程工艺将采用NanoFlex创新纳米片晶体管技术，这是该公司在设计与技术协同优化方面的又一突破。NanoFlex为N2制程标准单元提供设计灵活性，其中短小晶体管单元可实现更小的面积和更高能效，而高单元则最大限度提高性能。客户能够在同一设计内优化小单元和大单元的组合，调整设计，以达到最佳功耗、性能和面积平衡。N4C制程技术台积电宣布推出N4C技术，是N4P的迭代，可降低8.5%的芯片成本，计划于2025年量产。该技术提供具有高效面积利用率的基础IP和设计规则，与广泛应用的N4P兼容，缩小芯片尺寸并提高良率，为客户提供高性价比选择。CoWoS、SoIC和系统级晶圆（TSMC-SoW）台积电表示，CoWoS先进封装已成为AI芯片的关键技术，被广泛采用，允许客户将更多的处理器内核与HBM高带宽存储堆叠封装在一起。与此同时，集成芯片系统（SoIC）已成为三维芯片堆叠的领先解决方案，客户正越来越多地将CoWoS与SoIC及其他组件搭配使用，以实现最终的系统级封装（SiP）集成。台积电宣布推出CoW-SoW封装技术（TSMC-SoW），基于台积电于2020年推出的InFO-SoW晶圆上系统集成技术迭代而成。通过晶圆级系统集成封装技术（SoW），可以在单片12英寸晶圆上制造大型芯片阵列，提供更强算力的同时，减少空间占用，并将每瓦性能提升多个数量级。此前特斯拉的Dojo D1超级芯片，就利用台积电的此类工艺实现，利用单片晶圆实现强大算力。据悉，特斯拉自研的Dojo D1超级芯片采用台积电7nm制程，并结合InFO-SoW先进封装、垂直供电结构制造而成，用于训练自动驾驶汽车AI大模型。参数方面，每个模组包含5×5总计25颗芯片，每个单芯片包含高达354个核心，因此片上SRAM换从总计达11GB，算力9050TFLOPS。台积电表示，首款SoW产品基于集成扇出型封装（InFO）技术的纯逻辑晶圆已投入生产。利用CoWoS技术的CoW-SoW晶圆预计将于2027年问世，届时将可以集成SoIC、HBM和其他组件，创建强大的单晶圆级系统，其计算能力可以与整个机架甚至整个服务器相媲美。这类芯片将拥有巨大的面积，可以集成四个SoIC芯片+12个HBM存储芯片以及额外的I/O芯片，功率可达数千瓦。硅光子集成COUPE台积电正在开发紧凑型通用光子引擎（COUPE）技术，以支持人工智能热潮带来的数据传输爆发式增长。COUPE采用SoIC-X芯片堆叠技术，在硅光子芯片堆叠电子芯片，并保证两片芯片之间最低的传输阻抗，能效比传统堆叠方式更高。台积电计划在2025年将COUPE技术用于小尺寸插拔式设备，速度可达1.6Tbps，相比当前最先进的800G以太网成倍提升。2026年，台积电将其整合入CoWoS封装中，作为共同封装光学器件（CPO）直接将光学连接引入封装中，这样可以实现高达6.4Tbps的速度。第三个迭代版本有望进一步改进，速度翻倍至12.8Tbps。汽车芯片先进封装继2023年推出N3AE“Auto Early”制程后，台积电将继续通过整合先进芯片和先进封装，满足汽车客户对更高算力的需求，以及车规级认证的要求。台积电正在为高级辅助驾驶系统（ADAS）、车辆控制和车载中央计算机等应用开发InFO-oS和CoWoS-R解决方案，目标是在2025年第四季度之前获得AEC-Q100 2级认证。日前台积电法说会之后，大摩预计台积电Q2营收将环比增长5%~7%，并给出860元新台币的目标股价预测。小摩预测台积电今年毛利率维持在52%~54%区间，预计今年年底3nm产能将达到10万片规模，明年将增加到15万片，并给出900元新台币的目标股价。小摩同时预计，台积电在未来3~4年内，在AI芯片的市场占有率仍将维持在90%以上，到2027年AI相关收入占比将升至总营收的25%。台积电法说会、多场技术论坛过后，给市场释出稳健信号，包括花旗银行、美银证券、瑞银在内的金融机构，均对台积电给出全年营收增长的预测。在人工智能市场需求持续增长的带动下，以及美日芯片工厂新产能的释放，预计台积电未来几年将持续领衔全球半导体产业，并凭借技术实力保持AI芯片领域的龙头地位。 ... PC版： 手机版：

【台积电首次公布2nm制程工艺，2025年量产】今天凌晨举行的台积电北美技术论坛上，台积电（TSMC）正式公布未来先进制程路线图

【台积电首次公布2nm制程工艺，2025年量产】今天凌晨举行的台积电北美技术论坛上，台积电（TSMC）正式公布未来先进制程路线图。其中，台积电3nm（N3）工艺将于2022年内量产，而台积电首度推出采用纳米片晶体管（GAAFET）架构的2nm（N2）制程工艺，将于2025年量产。 #抽屉IT

台积电公布A16 1.6nm工艺：对比2nm性能提高10%、功耗降低20%

台积电公布A16 1.6nm工艺：对比2nm性能提高10%、功耗降低20% 据了解，台积电在此次的北美技术论坛中，首度公开了台积电A16（1.6nm）技术，结合领先的纳米片晶体管及创新的背面供电（backside power rail）解决方案以大幅提升逻辑密度及性能，预计于2026年量产。台积电还推出系统级晶圆（TSMC-SoWTM）技术，此创新解决方案带来革命性的晶圆级性能优势，满足超大规模数据中心未来对AI的要求。台积电指出，适逢台积电北美技术论坛举办30周年，出席贵宾人数从30年前不到100位，增加到今年已超过2,000位。北美技术论坛于美国加州圣塔克拉拉市举行，为接下来几个月陆续登场的全球技术论坛揭开序幕，本技术论坛亦设置创新专区，展示新兴客户的技术成果。台积电总裁魏哲家博士指出，我们身处AI赋能的世界，人工智慧功能不仅建置于数据中心，而且也内置于个人电脑、移动设备、汽车、甚至物联网之中。台积电为客户提供最完备的技术，从全世界最先进的硅芯片，到最广泛的先进封装组合与3D IC平台，再到串连数位世界与现实世界的特殊制程技术，以实现他们对AI的愿景。此次论坛公布新技术包括：台积电A16技术随着台积电领先业界的N3E技术进入量产，接下来的N2技术预计于2025年下半年量产，台积电在其技术蓝图上推出了新技术A16。据介绍，A16将结合台积电的超级电轨（Super PowerRail）构架与纳米片晶体管，预计于2026年量产。该超级电轨技术将供电网络移到晶圆背面，为晶圆正面释放出更多信号网络的布局空间，借以提升逻辑密度和性能，让A16适用于具有复杂信号布线及密集供电网络的高效能运算（HPC）产品。台积电表示，相较于N2P制程，A16在相同Vdd（工作电压）下，速度增快8-10%，在相同速度下，功耗降低15-20%，芯片密度提升高达1.10倍，以支持数据中心产品。台积电创新的NanoFlex技术支持纳米片晶体管台积电即将推出的N2技术将搭配TSMC NanoFlex技术，展现台积电在设计技术协同优化的崭新突破。TSMC NanoFlex为芯片设计人员提供了灵活的N2标准元件，这是芯片设计的基本构建模块，高度较低的元件能够节省面积并拥有更高的功耗效率，而高度较高的元件则将性能最大化。客户能够在相同的设计内存块中优化高低元件组合，调整设计进而在应用的功耗、性能及面积之间取得最佳平衡。N4C技术台积电还宣布将推出先进的N4C技术以因应更广泛的应用。N4C延续了N4P技术，晶粒成本降低高达8.5%且采用门槛低，预计于2025年量产。据介绍，N4C提供具有面积效益的基础硅智财及设计法则，皆与广被采用的N4P完全兼容，因此客户可以轻松移转到N4C，晶粒尺寸缩小亦提高良率，为强调价值为主的产品提供了具有成本效益的选择，以升级到台积电下一个先进技术。CoWoS、系统整合芯片、以及系统级晶圆（TSMC-SoW）台积电的CoWoS是AI革命的关键推动技术，让客户能够在单一中介层上并排放置更多的处理器核心及高带宽内存（HBM）。同时，台积电的系统整合芯片（SoIC）已成为3D芯片堆叠的领先解决方案，客户越来越趋向采用CoWoS搭配SoIC及其他元件的做法，以实现最终的系统级封装（System in Package，SiP）整合。台积电系统级晶圆技术提供了一个革新的选项，让12英寸晶圆能够容纳大量的晶粒，提供更多的运算能力，大幅减少数据中心的使用空间，并将每瓦性能提升好几个数量级。台积电已经量产的首款SoW产品采用以逻辑芯片为主的整合型扇出（InFO）技术，而采用CoWoS技术的芯片堆叠版本预计于2027年准备就绪，能够整合SoIC、HBM及其他元件，打造一个强大且运算能力媲美数据中心服务器机架或甚至整台服务器的晶圆级系统。硅光子整合台积电正在研发紧凑型通用光子引擎（COUPE）技术，以支持AI热潮带来的数据传输爆炸性成长。COUPE使用SoIC-X芯片堆叠技术将电子裸晶堆叠在光子裸晶之上，相较于传统的堆叠方式，能够为裸晶对裸晶界面提供最低的电阻及更高的能源效率。台积电计于2025年完成支持小型插拔式连接器的COUPE验证，接着于2026年整合CoWoS封装成为共同封装光学元件（Co-Packaged Optics，CPO），将光连接直接导入封装中。车用先进封装继2023年推出支持车用客户及早采用的N3AE制程之后，台积电借由整合先进芯片与封装来持续满足车用客户对更高运算能力的需求，以符合行车的安全与质量要求。台积电正在研发InFO-oS及CoWoS-R解决方案，支持先进驾驶辅助系统（ADAS）、车辆控制及中控电脑等应用，预计于2025年第四季完成AEC-Q100第二级验证。 ... PC版： 手机版：

台积电已在研发1.4nm制程工艺 预计2027到2028年量产

台积电已在研发1.4nm制程工艺 预计2027到2028年量产 在 IEEE 国际电子器件会议 (IEDM) 期间台积电透露，该公司 1.4 nm制程工艺研发工作进展顺利。与以往制程命名不同，台积电的 1.4nm 制程工艺被命名为 A14。 台积电尚未透露 1.4nm 制程工艺的量产时间和具体参数，但考虑到 2nm 制程工艺在 2025 年量产，而 N2P 则定于 2026 年底量产，因此 1.4nm 制程工艺预计会在 2027 年到 2028 年量产。

台积电已在研发1.4nm制程工艺 预计2027到2028年量产

台积电已在研发1.4nm制程工艺 预计2027到2028年量产 （英文） 虽然台积电方面并未透露1.4nm制程工艺的量产时间和具体参数，但外媒在报道中提到，考虑到2nm制程工艺在2025年量产，N2P制程工艺在2026年年底量产，1.4nm制程工艺预计会在2027年到2028年量产。