击败英特尔三星 台积电成收入最高代工厂

击败英特尔三星 台积电成收入最高代工厂 虽然多年以来，台积电一直是全球排名第一的芯片代工厂，但其收入始终低于英特尔等领先的存储芯片制造商。然而近年来，情况发生了变化。根据台湾分析师Dan Nystedt的观察，台积电在2023年的收入已经超过了英特尔和三星。在营业利润上，台积电也同样领先，这充分说明了它作为全球代工领头羊的持续吸金能力。Nystedt的数据，是基于每家公司的日历年收入，而非财年业绩。需要注意的是，这些收入包括了每家公司其他来源的收益，不仅仅是芯片制造业务。现在，台积电已成全球最大的芯片半导体公司。尽管23年是充满挑战的一年，台积电的全年收入也已达到693亿美元，远超英特尔的542.3亿美元和三星的509.9亿美元。根据第四季度的预测，英伟达23年的年收入可能超过580亿美元，超过英特尔和三星，但仍落后于台积电。台积电这位新晋的行业领头羊，从历史上看一直落后于英特尔和三星。但2020年以来，情况开始发生变化。疫情的影响，和用户对电脑、游戏机等数字产品需求的增加，让台积电的收入急剧增长。由于使用现代生产工艺的成本较高，而台积电在工艺技术上领先于英特尔和三星，因而它可以以极高的溢价销售服务，因而收入取得了大幅提高。台积电并不开发自己的芯片，而是为AMD、苹果、英伟达、高通等晶圆厂代工，制造世界上最先进的芯片。如今看来，这一策略至少在目前是十分成功的。此前，世界头把交椅一直属于英特尔。从1992年起，英特尔就领先半导体行业数十年，直到2017年，三星以显著优势超越英特尔。三星的半导体收入依赖于3D NAND和DRAM内存价格，而英特尔的主要收入来源于逻辑产品，比如客户端和数据中心应用的CPU。值得一提的是，目前英特尔的许多产品都由台积电生产。未来，英特尔是否会通过先进的工艺技术，通过代工服务部门夺回市场份额，重获领先地位呢？目前还有待观察。英伟达也赶超三星英特尔，但低于台积电凭借GPU大卖，成为全球算力霸主的英伟达又如何呢？这家公司计划在2月21日公布财报。根据第四季度预测，英伟达预计2023年的收入接近588.2亿美元，同样赶超英特尔和三星，但仍低于台积电，它将赢得2023年“标准”芯片收入的称号。（注意：英伟达的全年收入预估是基于其第一季度到第三季度的实际结果加上第四季度的预测。这是一个简单的计算过程。）英伟达的第四季度预测属于2024财年，于2024年1月28日结束。（由于一些公司的财年与日历年不同，这可能会引起混淆，但这里比较的是日历年的业绩。）尽管台积电通常不被列入主流的十大半导体公司名单，因为它主要是作为供应商，没有自己品牌的芯片，只生产因英伟达、苹果、AMD等公司设计的芯片，但将其与其他公司进行比较仍然具有重要意义。约克大学助理教授Shen Jung-chin在社交媒体上发文：成立于1987年的台积电，用了36年的时间，不仅成为全球最大的晶圆代工制造商，也成为全球最大的半导体制造商。不过，当他被问及对“台积电2024年前景”有何看法时，Jung-chin表示，「台积电稳坐全球头把交椅将变得更加困难，他预测，用于AI的GPU需求旺盛，英伟达将在2024年夺得芯片总收入桂冠。同时，了解台积电在芯片代工领域与竞争对手，如排名第二的三星和正在发展中的英特尔的对比，也十分有益。值得一提的是，台积电的第四季度收入同样领先于英特尔和三星，而且这已是连续第六个季度。- 台积电: 195.5亿美元- 三星（芯片部门）: 164.2亿美元- 英特尔: 154.1亿美元而且，台积电已经连续在第八个季度在营业利润上拔得头筹。- 台积电: 81.6亿美元- 三星: 亏损18.6亿美元- 英特尔：25.9亿美元（注意：三星以韩元报告其半导体部门的收入和营业利润。2023年的计算基于1美元兑1305.845韩元，第四季度基于1美元兑1320.68韩元的平均汇率。台积电和英特尔均以美元报告数据。）台积电斥资200亿刀，在日本建第二大厂台积电表示，将在2027年底之前建造第二家日本工厂开始运营，总投资超过200亿美元。2021年，台积电曾首次宣布在日本南部九州的熊本市，投资70亿美元建芯片厂。据称，第一家日本芯片厂将于2025年2月开业，并在第季度开始量产。如今，70亿美元之后，台积电又追加到200亿美元建厂，就是为了满足日益增长的客户需求。台积电表示，第二家工厂将于今年年底开始建设，选址靠近第一家工厂，将增加6nm或7nm的制程技术。这家公司预计，两家工厂每月的总产能将超过10万片12英寸晶圆，可用在汽车、工业、消费和高性能计算相关应用，并创造超过3400个高科技工作岗位。另外，它补充道，产能计划可能会根据客户需求进一步调整。彭博社还报道称，台积电已经在考虑在日本开设第三家工厂，使用更先进的3nm技术。 ... PC版： 手机版：

一文看懂台积电的前沿新技术

一文看懂台积电的前沿新技术 本文依序介绍：先进制程相关技术：N3 家族／N2 制程／NanoFlex／A16／超级电轨／CFET先进封装相关技术：SoW / 3DFabric / SoIC (&Hybrid bonding) / CoWoS/InFo特殊制程相关技术：硅光子先进制程1、N3 家族N3E 去年第四季进入量产，至于今年下半年准备量产的N3P，良率表现接近N3E，目前已经客户产品设计定案（tape-out）。台积电指出，由于N3P 在效能、功耗、面积（PPA）表现更优异，大多数3 纳米产品都将采用N3P 制程技术，未来可看到更多高阶产品进入3 纳米时代。产能部分，受惠HPC、手机需求，台积电今年3 纳米产能比去年增加三倍多，其实还不够，还在努力满足客户需求。2、N2 制程N2 制程采用纳米片（Nanosheet）晶体管，提供更优异能源效率。目前2 纳米技术进展顺利，纳米芯片转换表现达到目标90%、转换成良率也超过80%，预计2025 年量产。未来会有更多N2 家族出现，包括N2P、N2X 等应用。3、NanoFlex台积电N2 技术将搭配NanoFlex，在设计技术协同优化有新的突破。NanoFlex 为芯片设计人员提供灵活的2纳米标准元件，这是芯片设计的基本构建模组，高度较低的元件能节省面积，并拥有更高功耗效率；高度较高的元件则将效能最大化。过去设计很难把不同高度的元件整合在一起，而台积电最新技术能帮助客户在相同的设计区块中优化高低元件组合，可提升15%的速度，进而在应用的功耗、效能及面积（ PPA）之间取得最佳平衡。4、A16A16 技术将使用下一代纳米片技术结合超级电轨（Super Power Rail）架构，预计2026 年下半年量产。这次会采用不同布线，台积电认为这是高效能运算（HPC）产品的最佳解决方案。相较于N2P 制程，使用超级电轨的A16 在相同Vdd（工作电压）下，运算速度增加8~10%，在相同速度下，功耗降低15~20%，芯片密度提升高达1.10X。5、超级电轨随着芯片堆叠层数越来越多，供电逐渐成为问题，因为需要穿越10 到20 层堆叠才能为下方的晶体管提供电力和数据讯号，且互连线和电源线共存的线路层架构也逐渐混乱，加上传统制程涉及打洞，会消耗掉晶体管面积，因此背面供电技术变得越来越重要。台积电的“超级电轨”将供电网路移到晶圆背面，使晶圆正面释放更多讯号网路的布局空间，提升逻辑密度和效能，另改善功率传输，大幅减少IR 压降。台积电也表示，这项技术是业界首创，保留栅极密度与元件宽度的弹性。6、CFET晶体管架构从平面式（planer）发展到FinFET，再转至纳米片架构，下一个制程之一是“互补式场效晶体管”（CFET），即将nFET 和pFET 垂直堆叠。这项技术将硅（Si）和锗（Ge）等不同材料从上下方堆叠，使p 型和n 型的场效晶体管更靠近。透过这种叠加方式，CFET 消除n to p 分开的瓶颈，将运作单元活动区域（cell active area）面积减少2 倍。台积电指出这项技术可大幅改善零组件电流，使CFET 密度提升1.5~2 倍。目前台积电已成功验证在晶圆上，可把nFET 和pFET 放在晶体管上。张晓强过去也在ISSCC 2024 分享台积电实验室成功做出的CFET 架构，当时他表示“这是在实验室做出来真正的整合元件，可以看到曲线多么漂亮（下图左），这在推动晶体管架构的创新上是一大里程碑”。先进封装1、SoW（系统级整合技术）SoW 采用台积电InFO 和CoWoS 封装技术，用整个晶圆将逻辑裸晶（Logic Die）和HBM 记忆体整合起来。台积电希望不只是Chip Level，希望透过System level 使性能、速度等面向都有所提升。目前采用InFO 技术的系统级晶圆已经量产，计画开发并推出采CoWoS 技术的系统级晶圆，整合SoC 或SoIC、HBM 及其他元件，预计2027 年量产。目标用于AI、HPC 领域，扩充下一代数据中心所需的运算能力。2、3DFabric台积电3DFabric 技术家族包含SoIC、CoWoS、InFO 三大平台，包括2D 和3D 前端和后端互连技术。3、SoICSoIC 平台用于3D 硅芯片堆叠，并提供SoIC-P（Bumped）和SoIC-X（Bumpless） 两种堆叠方案。SoIC-P 是微凸块堆叠解决方案，适用行动应用等讲求成本效益的应用。另一个SoIC-X 解决方式采Hybrid Bonding（混合键合），适合HPC、AI 领域，此解决方案好处是接点间距（Pitch）可做到几微米（µm），增加两个芯片间的互连接口（interconnect interface），使互联密度达到新的层级。张晓强指出，台积电目前Hybrid Bonding 的键合间距（Bond pitch）密度目前可做到6 微米，未来可到2~3 微米；同时推进微凸块（Micron Bump）技术，目前在30 几个微米，未来目标是降到十几个微米。台积电透露，目前看到客户对于SoIC-X 技术需求逐渐增加，预计到2026 年底将会有30 个客户设计定案。4、CoWoS / InFOCoWoS 包括CoWoS-S、CoWoS-L 和CoWoS-R，主要是根据中介层材质不同，成本也不同。CoWoS-S 中介层是采用硅（Sillicon），CoWoS-L 使用LSI（本地硅互连），CoWoS-R 中介层使用RDL 布线来连接小芯片。根据产品需求，SoIC 芯片可与CoWoS 或InFO 整合。目前第一个采用SoIC-X 和CoWoS 技术的就是AMD 的MI300A / MI300 X。台积电和NVIDIA 合作推出的Blackwell AI 加速器，采用CoWoS-L 技术，为2 个采用5 纳米制程的SoC 和8 个HBM 堆叠整合在一个模组。此外，台积电CoWoS 技术可将先进的SoC / SoIC 与HBM 进行整合，满足市面上AI 芯片的严苛要求。台积目前SoIC 已透过CoWoS-S 量产出货，并计画开发一种8 倍光罩尺寸的SoIC 芯片（采A16 制程）和12 个高频宽记忆体堆叠的CoWoS 解决方案（下图的中下方） ，预计2027 年开始量产。硅光子张晓强指出，硅光子主要有两个部分，其一为光子部分，如光波导等，不需要非常高的制程，65 纳米制程即可；另一个是电的部分，电光要进行转换，电必须越来越快，因此需要7 纳米、甚至5 纳米先进制程加入。硅光子布局，台积电正在研发COUPE（紧凑型通用光子引擎），将电子裸晶（EIC）透过SoIC-X 的3D堆叠技术，堆叠在光子裸晶（PIC）上，使功耗带来巨大改进，叠起来后面积也会缩小。相较传统堆叠，这种方式能使裸晶对裸晶介面有最低电阻及更高能源效率。值得注意的是，透过SoIC-X 的铜对铜（Cu-Cu）Hybrid Bonding，可实现超高速RF 射频讯号。张晓强解释，之后COUPE（即光子引擎）会再与运算芯片（Compute Die）整合起来，也需要很多缆线进来接上，因此3D 堆叠技术相当重要。台积电计画2025 年完成小型插拔式连接器的COUPE 验证，于2026 年整合到共同封装光学元件（CPO）的CoWoS 封装基板，使EIC/PIC/交换器在封装层高度整合，这有助于降低2 倍功耗、延迟降低10倍。此外，台积电也打算将COUPE 整合进CoWoS 中介层中，进而将功耗再降低5 倍、延迟再降低2 倍。目前COUPE 产品主要适用于HPC 领域或数据中心。 ... PC版： 手机版：

台积电公布A16 1.6nm工艺：对比2nm性能提高10%、功耗降低20%

台积电公布A16 1.6nm工艺：对比2nm性能提高10%、功耗降低20% 据了解，台积电在此次的北美技术论坛中，首度公开了台积电A16（1.6nm）技术，结合领先的纳米片晶体管及创新的背面供电（backside power rail）解决方案以大幅提升逻辑密度及性能，预计于2026年量产。台积电还推出系统级晶圆（TSMC-SoWTM）技术，此创新解决方案带来革命性的晶圆级性能优势，满足超大规模数据中心未来对AI的要求。台积电指出，适逢台积电北美技术论坛举办30周年，出席贵宾人数从30年前不到100位，增加到今年已超过2,000位。北美技术论坛于美国加州圣塔克拉拉市举行，为接下来几个月陆续登场的全球技术论坛揭开序幕，本技术论坛亦设置创新专区，展示新兴客户的技术成果。台积电总裁魏哲家博士指出，我们身处AI赋能的世界，人工智慧功能不仅建置于数据中心，而且也内置于个人电脑、移动设备、汽车、甚至物联网之中。台积电为客户提供最完备的技术，从全世界最先进的硅芯片，到最广泛的先进封装组合与3D IC平台，再到串连数位世界与现实世界的特殊制程技术，以实现他们对AI的愿景。此次论坛公布新技术包括：台积电A16技术随着台积电领先业界的N3E技术进入量产，接下来的N2技术预计于2025年下半年量产，台积电在其技术蓝图上推出了新技术A16。据介绍，A16将结合台积电的超级电轨（Super PowerRail）构架与纳米片晶体管，预计于2026年量产。该超级电轨技术将供电网络移到晶圆背面，为晶圆正面释放出更多信号网络的布局空间，借以提升逻辑密度和性能，让A16适用于具有复杂信号布线及密集供电网络的高效能运算（HPC）产品。台积电表示，相较于N2P制程，A16在相同Vdd（工作电压）下，速度增快8-10%，在相同速度下，功耗降低15-20%，芯片密度提升高达1.10倍，以支持数据中心产品。台积电创新的NanoFlex技术支持纳米片晶体管台积电即将推出的N2技术将搭配TSMC NanoFlex技术，展现台积电在设计技术协同优化的崭新突破。TSMC NanoFlex为芯片设计人员提供了灵活的N2标准元件，这是芯片设计的基本构建模块，高度较低的元件能够节省面积并拥有更高的功耗效率，而高度较高的元件则将性能最大化。客户能够在相同的设计内存块中优化高低元件组合，调整设计进而在应用的功耗、性能及面积之间取得最佳平衡。N4C技术台积电还宣布将推出先进的N4C技术以因应更广泛的应用。N4C延续了N4P技术，晶粒成本降低高达8.5%且采用门槛低，预计于2025年量产。据介绍，N4C提供具有面积效益的基础硅智财及设计法则，皆与广被采用的N4P完全兼容，因此客户可以轻松移转到N4C，晶粒尺寸缩小亦提高良率，为强调价值为主的产品提供了具有成本效益的选择，以升级到台积电下一个先进技术。CoWoS、系统整合芯片、以及系统级晶圆（TSMC-SoW）台积电的CoWoS是AI革命的关键推动技术，让客户能够在单一中介层上并排放置更多的处理器核心及高带宽内存（HBM）。同时，台积电的系统整合芯片（SoIC）已成为3D芯片堆叠的领先解决方案，客户越来越趋向采用CoWoS搭配SoIC及其他元件的做法，以实现最终的系统级封装（System in Package，SiP）整合。台积电系统级晶圆技术提供了一个革新的选项，让12英寸晶圆能够容纳大量的晶粒，提供更多的运算能力，大幅减少数据中心的使用空间，并将每瓦性能提升好几个数量级。台积电已经量产的首款SoW产品采用以逻辑芯片为主的整合型扇出（InFO）技术，而采用CoWoS技术的芯片堆叠版本预计于2027年准备就绪，能够整合SoIC、HBM及其他元件，打造一个强大且运算能力媲美数据中心服务器机架或甚至整台服务器的晶圆级系统。硅光子整合台积电正在研发紧凑型通用光子引擎（COUPE）技术，以支持AI热潮带来的数据传输爆炸性成长。COUPE使用SoIC-X芯片堆叠技术将电子裸晶堆叠在光子裸晶之上，相较于传统的堆叠方式，能够为裸晶对裸晶界面提供最低的电阻及更高的能源效率。台积电计于2025年完成支持小型插拔式连接器的COUPE验证，接着于2026年整合CoWoS封装成为共同封装光学元件（Co-Packaged Optics，CPO），将光连接直接导入封装中。车用先进封装继2023年推出支持车用客户及早采用的N3AE制程之后，台积电借由整合先进芯片与封装来持续满足车用客户对更高运算能力的需求，以符合行车的安全与质量要求。台积电正在研发InFO-oS及CoWoS-R解决方案，支持先进驾驶辅助系统（ADAS）、车辆控制及中控电脑等应用，预计于2025年第四季完成AEC-Q100第二级验证。 ... PC版： 手机版：

全力押注18A工艺节点 率先接收新型极紫外光刻机 英特尔即将领先台积电？

全力押注18A工艺节点 率先接收新型极紫外光刻机 英特尔即将领先台积电？ 目前，台积电和三星代工都在出货3nm芯片，明年下半年，两家公司都可能量产2nm芯片。据Motley Fool报道，今年晚些时候，英特尔将使用其 20A 工艺（相当于台积电和三星代工厂的 2 纳米），该工艺将用于制造英特尔的 Arrow Lake PC 芯片。因此，到那时，英特尔将拥有工艺领先地位，并且只有在明年英特尔推出其 18A 工艺节点（与台积电和三星代工厂相比时相当于 1.8 纳米）时，这种领先地位才会持续下去。后两者将于明年下半年推出 2nm 节点。英特尔的工艺节点将从今年的20A增加到2027年的14A预计到 2027 年，当英特尔的 14A（1.4 纳米）加入台积电和三星代工厂的 1.4 纳米产量时，所有人都将迎头赶上。最重要的是，随着工艺节点的缩小，这些芯片所使用的晶体管的尺寸会变得更小。这意味着一个组件内可以安装更多晶体管。芯片内的晶体管越多，通常芯片的功能就越强大和/或能效越高。但从今年晚些时候的 20A 生产开始，英特尔将凭借美国芯片制造商称为 PowerVia（也称为背面供电）的关键功能，在台积电和三星代工厂方面领先一些。台积电预计将在其 N2P 节点中使用这项技术，该节点将于 2026 年开始使用。三星代工预计将在明年推出的特定节点上使用背面供电，尽管三星代工尚未证实这一点。那么PowerVia是什么？大多数为芯片供电的小电线都位于构成硅元件的所有层的顶部。随着这些芯片变得越来越强大和复杂，顶部连接电源的电线正在与连接组件的电线竞争。这导致电力浪费和效率低下。PowerVia 将给芯片供电的电线移动到芯片的背面。因此，时钟速度可提高 6%，从而提高性能。再加上使用更先进的工艺节点带来的性能提升，其结果是使用更强大的芯片来运行更强大的设备。英特尔率先接收其高数值孔径极紫外光刻机英特尔首席执行官基辛格表示，“我把整个公司的赌注都押在了18A上。” 英特尔预计其18A节点的性能和效率将超过台积电的最佳水平。英特尔还与 Arm 签署了一项协议，允许 Arm 的芯片设计客户拥有使用英特尔 18A 工艺节点构建的低功耗 SoC。上个月，英特尔同意使用其 18A 工艺为微软打造定制芯片。四家未透露姓名的大公司（尚不清楚微软是否是这四家公司之一）已签约让英特尔使用 18A 工艺生产其芯片。 ... PC版： 手机版：

英特尔和三星正寻求通过采用玻璃基板技术挑战台积电

英特尔和三星正寻求通过采用玻璃基板技术挑战台积电 玻璃基板以其卓越的电气性能、耐高温能力以及更大的封装尺寸，被视为半导体行业的一次重大突破。与传统的有机基板相比，玻璃基板能够提供更清晰的信号传输、更低的电力损耗，并且具有更强的热稳定性和机械稳定性。这使得玻璃基板在高性能计算芯片的应用中，能够实现更高的互连密度和更大的芯片封装尺寸。英特尔已经推出了用于下一代先进封装的玻璃基板，并计划在未来几年内推出完整的解决方案，首批芯片将特别针对数据中心和AI高性能计算领域。与此同时，三星也宣布了其玻璃基板的量产计划，预计在2026年面向高端SiP（System-in-Package）市场进行量产。但技术开发并非易事，用玻璃基板取代有机基板也是如此，包括采用什么样的玻璃更有效；如何将金属和设备分层，以添加微孔并布线；在完成装机后，如何在产品的整个生命周期内更好地散热和承受机械力等。以及很多更实际的问题：如何使玻璃的边缘不易开裂；如何分割大块玻璃基板；在工厂内运输时，如何保护玻璃基板不从传送带或滚筒上弹下来或飞出去等。 ... PC版： 手机版：

台积电超级电轨背后供电技术比英特尔技术更复杂，可提高晶片效能

台积电超级电轨背后供电技术比英特尔技术更复杂，可提高晶片效能 台积电使用超级电轨的 A16 将较 N2P 相同 Vdd (工作电压) 下，运算速度增加 8%~10%，或相同运算速度下，功耗降低 15%~20%，晶片密度提升高达 1.10 倍，支援资料中心产品。