三星晶圆代工厂正在试产第二代SF3工艺

三星晶圆代工厂正在试产第二代SF3工艺 "（代工厂）目前正在测试芯片的性能和可靠性，三星的目标是在未来 6 个月内实现 3 纳米第二代工艺 60% 以上的良品率，这也是公司内部设定的目标"。文章提到了英伟达（NVIDIA）、高通（Qualcomm）和 AMD 等公司要吸引这些知名客户离开台积电，还需要付出很大的努力。据报道，三星正在确保内部使用的首批产品内部消息称第二代 3 纳米工艺与即将推出的应用处理器（AP）有关。这个面向可穿戴设备的单元预计将驱动第七代 Galaxy 手表。根据第二代 SF3 在 Galaxy Watch 7 型号中的表现，该生产节点可能会获得公司 LSI 部门的认可，作为其 Exynos 2500 移动 SoC 的技术基础。据信，这款即将推出的基于 ARM 的处理器将在 2025 年的 Galaxy S25 智能手机系列中首次亮相。报道称，高通公司（Qualcomm）是该公司的主要目标客户，但要想从台积电的主导地位中夺回这家无晶圆厂制造商的份额并不容易。三星的 Galaxy S24系列也将采用台积电 N4P 4 纳米工艺制造的骁龙 8 Gen 3 芯片。 ... PC版： 手机版：

消息称三星代工厂正在为高通公司生产2纳米原型产品

消息称三星代工厂正在为高通公司生产2纳米原型产品 智能手机芯片组行业观察人士认为，三星 3 纳米 GAA 工艺由于据称的良品率问题，没有达到客户的预期。而台积电似乎在这一领域取得了胜利。有报道称，下一代 3 纳米节点的生产目标已确定为"到 2024 年底每月生产 10 万片晶圆"。Sedaily的一篇文章认为，该公司的尖端制造技术已经引起了知名厂商的兴趣："三星电子正在利用这些优势赢得 2 纳米项目的订单，赢得了日本最大的人工智能公司 Preferred Networks（PFN）生产 2 纳米人工智能加速器的订单，从而迈出了第一步。全球最大的系统半导体设计公司高通公司也已与三星电子设计高性能芯片的系统 LSI 部门就生产 2 纳米原型进行了讨论。"2023 年 12 月的新闻报道称，三星领导层正在为考虑 2 纳米晶圆的代工价格提供折扣，以保持与对手的竞争力。高通公司有可能正在评估2纳米SF2 GAAFET工艺，以用于未来的骁龙8"Gen 5"芯片组，而三星LSI可能正在开发2纳米"Exynos 2600"SoC设计。KB Securities 研究员 Kim Dong-won 提供了一些专家分析："由于开工率下降，三星代工业务自去年（2023 年）下半年以来一直表现不佳......最近包括 2 纳米在内的先进工艺订单增加，为三星代工业务的扭亏为盈提供了机会，使其未来能够与台积电展开对等竞争。" ... PC版： 手机版：

台积电3nm产能被苹果等包圆 苏姿丰暗示AMD将采用三星3nm制程

台积电3nm产能被苹果等包圆 苏姿丰暗示AMD将采用三星3nm制程 目前，三星电子是唯一一家商业化GAA 3nm芯片加工技术的芯片制造商，并于2023年成为全球首家将3nm制程节点应用至GAA晶体管架构的厂商。这也被解读为AMD将与三星合作开发3nm GAA技术芯片，这一合作可能将帮助AMD在成本效益和能效方面取得优势。与此同时，台积电的3nm产能已被苹果、高通等大客户全包下。台积电计划从2nm节点开始将GAA技术应用于其芯片制造工艺，预计将于2027年达到1.6nm工艺节点，并在2027-2028年左右开始量产1.4nm工艺。业界分析人士指出，如果AMD与三星在3nm节点技术上合作，这将有助于三星缩小其在代工市场与台积电之间的市场份额差距。长期以来，三星与AMD一直在图形处理单元（GPU）和高带宽内存（HBM）芯片方面进行合作，HBM近期成为人工智能设备的热门DRAM。去年，三星和AMD签署了一份多年期合作扩展协议，将AMD的多代高性能、超低功耗的Radeon图像锐化功能引入三星Exynos应用处理器产品组合中。作为更广泛合作的一部分，三星还同意向AMD提供HBM芯片和一站式封装服务。 ... PC版： 手机版：

三星晶圆代工厂最新消息：2nm工艺6月亮相 第二代SF3 3nm今年投产

三星晶圆代工厂最新消息：2nm工艺6月亮相 第二代SF3 3nm今年投产 SF2 将于六月亮相三星计划在 6 月 19 日举行的 2024 年超大规模集成电路研讨会（VLSI Symposium 2024）上披露其 SF2 制造技术的关键细节。这将是该公司基于全栅极（GAA）多桥沟道场效应晶体管（MBCFET）的第二个主要工艺节点。与前代产品相比，SF2 将采用"独特的外延和集成工艺"，这将使该工艺节点比基于 FinFET 的传统节点具有更高的性能和更低的漏电率（尽管三星并未透露与之比较的具体节点）。三星表示，SF2 使 N 型和 P 型窄晶体管的性能分别提高了 29% 和 46% ，使宽晶体管的性能分别提高了 11% 和 23%。此外，与 FinFET 技术相比，它还将晶体管的全局变化减少了 26%，并将产品漏电率降低了约 50%。该工艺还通过加强与客户的设计技术合作优化 (DTCO) 为未来的技术进步奠定了基础。在 SF2 的背景下，三星没有提到的一点是背面电源传输，因此至少目前没有迹象表明三星将在 SF2 上采用这种下一代电源路由功能。三星表示，SF2 的设计基础架构（PDK、EDA 工具和授权 IP）将于 2024 年第二季度完成。一旦完成，三星的芯片开发合作伙伴就可以开始为这一生产节点设计产品。同时，三星已经开始与 Arm 合作，针对 SF2 工艺共同优化 Arm 的 Cortex 内核。SF3：2024 年下半年有望实现作为首家推出基于 GAAFET 节点的工厂，三星一直处于芯片制造的最前沿。但与此同时，这也意味着他们是第一个遇到并解决如此重大的晶体管设计变更所带来的不可避免的磨合问题的工厂。因此，虽然三星的第一代 SF3E 工艺技术已经投产不到两年时间，但迄今为止公开披露的采用该工艺制造的芯片都是相对较小的加密货币挖矿芯片这正是在新工艺节点上表现出色的流水线部件。有了这些经验，三星正准备利用 GAAFET 制作更大更好的芯片。作为其财报公告的一部分，该公司已确认其去年推出的更新 SF3 节点仍将按计划于 2024 年下半年投入生产。SF3 从一开始就是一个更加成熟的产品，准备用于制造更大的处理器，包括数据中心产品。与它的前身 SF4 相比，SF3 承诺在相同功耗和晶体管数量下性能提升 22%，或在相同频率和复杂度下功耗降低 34%，逻辑面积减少 21%。总体而言，三星对这项技术寄予厚望，因为这一代 3nm 级技术有望与台积电的 N3B 和 N3E 节点相抗衡。SF4：准备进行 3D 堆叠最后，三星还在准备将其最终 FinFET 技术节点 SF4 的一个变体用于 3D 芯片堆叠。随着晶体管密度的提高不断放缓，三维芯片堆叠已成为不断提高整体芯片性能的一种方法，尤其是在现代多层处理器设计中。有关该节点的详细信息还很有限，但三星似乎正在做出一些改变，以考虑/优化在三维堆叠设计中使用 SF4 芯片的情况，在这种设计中，芯片需要能够上下层通信。根据该公司的第一季度财务报告，三星预计将在本季度（第二季度）完成堆叠芯片 SF4 变体的准备工作。 ... PC版： 手机版：

【两大晶圆代工巨头动作频频：量产3nm工艺/外扩建厂】美国总统拜登将在本周访问三星平泽园区，而届时三星将展示其3nm芯片技术，并

【两大晶圆代工巨头动作频频：量产3nm工艺/外扩建厂】美国总统拜登将在本周访问三星平泽园区，而届时三星将展示其3nm芯片技术，并声称3nm GAA工艺有望很快开始量产；台积电正在考虑在新加坡建立一家芯片制造厂，而这家新工厂预计生产7至28nm的芯片 #抽屉IT

用5nm冒充4nm，三星、台积电 配合客户编造制造工艺的谎言？

用5nm冒充4nm，三星、台积电 配合客户编造制造工艺的谎言？ 4纳米工艺竟然用5纳米技术？代工厂为什么放任客户对制造工艺撒谎 “反正消费者又没有电镜” 我的建议是别再关注制程了，关注晶体管密度反而更靠谱些