AMD Zen 5 CPU将于第二季度采用台积电3nm工艺制造 并于第三季度量产

AMD Zen 5 CPU将于第二季度采用台积电3nm工艺制造 并于第三季度量产 另一方面，"Zen 5c"CCD，或高密度配置纯"Zen 5c"内核的芯片组，将在更先进的 3 纳米 EUV 代工节点上制造。这两种 CCD 都将在 2024 年第二季度投入量产，预计下半年推出产品。"Zen 5c"芯片组拥有庞大的 32 个内核，分布在两个各有 16 个内核的 CCX 中。每个 CCX 有 16 个内核，共享 32 MB 三级缓存。这 32 个内核每个都有 1 MB 的二级缓存，总共 64 MB 的三级缓存，这就是 AMD 转向 3 纳米代工节点的原因。另一个原因可能是电压，"Zen 5c"内核可以被看成"Zen 5"的高度紧凑型变体，它的工作电压带低于其较大的兄弟型号，但 IPC 或指令集没有任何变化。采用 3 纳米制程的决定可能是为了在较低的电压下提高时钟速度，以便在 IPC 和内核数量之外，利用时钟速度提高性能。采用"Zen 5c"芯片组的EPYC处理器将采用不超过 6 个这样的大型 CCD，最大核心数为 192 个。普通的"Zen 5"CCD 在单个 CCX 中仅有 8 个内核，内核之间共享 32 MB L3 高速缓存；TSV 提供 3D 垂直高速缓存，以便在特殊型号中增加 L3 高速缓存。在AMD Zen 5架构平台中，最关键的核心运算芯片是由台积电以3纳米制程制造。此外，HPC 平台 MI300 系列也已投入量产，采用台积电的 4 纳米和 5 纳米工艺。订单势头有增无减，台积电今年从 AMD获得的先进制程订单势头非常强劲。业内分析认为，3 纳米工艺的量产需要相对较长的时间。据估计，AMD 新的 3nm 工艺 Zen 5 架构平台将在第二季度左右进入晶圆量产阶段。届时，产能有望逐月提升。目前，关于 AMD Zen 5 内核架构的信息还不是很多，但从该公司的官方声明来看，它将提供更多的功能：提高性能和效率 前端重新管道化和宽幅问题 集成人工智能和机器学习优化... PC版： 手机版：

AMD"Strix Point"芯片注释显示Zen 5+Zen 5c核心布局

AMD"Strix Point"芯片注释显示Zen 5+Zen 5c核心布局 虽然"Strix Point"实现了"Zen 5"，但芯片上的 12 个 CPU 内核并非都是"Zen 5"的常规变体。该芯片有四个"Zen 5"内核和八个"Zen 5c"紧凑型内核。Nemez（GPUsAreMagic）根据 System360Cheese 在 AMD Computex 主题演讲上提供的高分辨率照片尝试对"Strix Point"芯片进行了注释，并有了一些有趣的发现。注释显示，四个常规的"Zen 5"内核（每个内核都有 1 MB 的专用二级缓存）共享一个 16 MB 的三级缓存。而八个"Zen 5c"内核则共享一个较小的 8 MB L3 高速缓存，可能是一个独立的 CCX，它们还各有一个 1 MB 的二级缓存。在使用不需要大量数据的普通 INT 和 FP 基准测试时，"Zen 5c"内核的 IPC 与"Zen 5"内核相同；但在使用大量流数据的工作负载时，"Zen 5c"内核的 IPC 可能会落后于"Zen 5"内核。此外，与普通的"Zen 4"核心相比，上一代"Zen 4c"核心传统上只能使用较低的频率，因为物理结构紧凑的核心无法承受较高的核心电压。如果"Zen 5c"的情况也是如此，那么我们在"Strix Point"上看到的将是一个有趣的混合核心配置，其中包含八个高IPC效率核心。 ... PC版： 手机版：

第五代AMD EPYC Turin"Zen 5/5C"CPU曝光：160核、320MB缓存、500W TDP

第五代AMD EPYC Turin"Zen 5/5C"CPU曝光：160核、320MB缓存、500W TDP Yuuki_AnS 泄露了 AMD 的第 5 代 EPYC Turin CPU 阵容，其中包括 Zen 5 和 Zen 5C 核心，核心数量多达 160 个，320MB缓存，TDP 高达 500W。从规格开始，我们首先要说明的是，虽然消息来源没有提到这些 SKU 中哪些是基于 Zen 5 或 Zen 5C 架构的，但我们可以根据现有的产品线和我们对都灵系列的了解，根据其预期的核心数量做出一个很好的猜测。该阵容将配备多达 128 个 Zen 5 和 192 个 Zen 5C 核心，因此我们先来看看这些 SKU。顶级 SKU 包括 EPYC 9845（160 核/320 线程）、9825（144 核/288 线程）、9745（128 核/256 线程）、9655（96 核/192 线程）、9645（96 核/192 线程）和 9565（72 核/144 线程）。所有这些 SKU 都是 64 Core+ 变体，具有超过 256 MB 的三级缓存，TDP 从 320/400 到 500W 不等。以下是 EPYC Turin 系列的各种 CPU 配置：100-000001245 - 16 CCD + 1 IOD（128 Zen 5 核/256 线程/512 MB 高速缓存）100-000001341 - 12 CCD + 1 IOD（96 Zen 5 核心/192 线程/384 MB 高速缓存）100-000001247 - 8 CCD + 1 IOD（64 Zen 5 核心/128 线程/256 MB 高速缓存）100-000001342 - 8 CCD + 1 IOD（64 Zen 5 核心/128 线程/256 MB 高速缓存）100-000001249 - 2 个 CCD + 1 个 IOD（32 个 Zen 5C 核心/64 个线程/64 MB 高速缓存）现在，由于没有提到这些是 Zen 5 还是 Zen 5C SKU，缓存池的范围从 256 MB 到 384 MB 不等。就 96 核 SKU 而言，如果它基于 Zen 5 架构，那么它应该拥有令人印象深刻的 512 MB 三级缓存，但如果它基于 Zen 5C 架构，那么它应该保留 256 MB 缓存。由于 Zen 5 不太可能推出 128 核以上的产品，因此 144 核和 160 核版本应坚持使用 Zen 5C 架构。EPYC Zen 5C： 192 个核心、384 MB 三级缓存（与 Zen 4C 相比，核心/三级缓存增加 50）EPYC Zen 5：128 个核心、512 MB 三级缓存（与 Zen 4 相比，核心/三级缓存增加 33）其余的产品阵容几乎都是标准的 8、16、24、32、36、48、64 核产品，包括标准产品和频率优化产品。时钟频率从最低 2.0 GHz 到最高 4 GHz（基本）不等，TDP 从 155W/200W/210W/280W 到 300W+ 不等。根据Momomo_US 发布的平台图，AMD 的 EPYC Turin 将在 8 DIMM 主板上支持最多 4 TB 容量的 DDR5-6000 MT/s 内存 DIMM，提供 128 PCIe Gen5 通道。报告中提到，泄露的产品阵容并不完整，时钟速度也是初步的，因为它没有提供更多关于提升时钟的信息，但我们可以在临近发布时期待这些信息。面向服务器的 AMD EPYC Turin"第 5 代"系列预计将于今年晚些时候亮相，此前将正式推出面向台式机和客户端 PC 平台（如 Granite Ridge 和 Strix Point）的 Zen 5 和 Zen 5C 架构。第 5 代 EPYC Turin 系列将与英特尔至强Granite Rapids P核和Sierra Forest E 核（288 核）CPU 竞争。 ... PC版： 手机版：

AMD Zen5C、Zen6架构细节曝光 核心数创新高

AMD Zen5C、Zen6架构细节曝光 核心数创新高 访问：NordVPN 立减 75% + 外加 3 个月时长 另有NordPass密码管理器 这意味着在Ryzen CPU等双CCD部件上，核心数可达到32个，或者使用相同CCD布局最多可达64个核心。Zen 4在顶级EPYC芯片上部署了多达12个CCD，而Zen 4C则有多达8个CCD，后者每个CCX包含8个核心，最多128个核心。在Zen 5架构中，AMD将堆叠多达16个CCD，而Zen 5C架构中将堆叠12个CCD。Zen 5C芯片将采用单CCX设计，总共16个核心，最多可达192个核心。根据此前报道，Zen6架构将采用2nm工艺制造，IPC性能预计再提升10%，并支持16通道内存，加入AI/ML FP16浮点指令等新技术，同时还将引入PCIe 6.0，提供更高的I/O带宽。 ... PC版： 手机版：

AMD Zen 5执行引擎泄露 采用真正的512位FPU

AMD Zen 5执行引擎泄露 采用真正的512位FPU 目前，AMD 在 "Zen 4 "上使用双泵送 256 位 FPU 来执行 AVX-512 工作负载。更新后的 FPU 将大大提高内核在利用 512 位 AVX 或 VNNI 指令的工作负载（如人工智能）中的性能。 为 "Zen 5 "提供 512 位 FPU 意味着 AMD 还必须扩大辅助设备的规模所有为 FPU 提供数据和指令的组件。因此，公司增加了 L1 DTLB 的容量。加载-存储队列已经扩大，以满足新 FPU 的需要。L1 数据高速缓存的带宽增加了一倍，大小增加了 50%。L1D 的大小从 "Zen 4 "的 32 KB 增加到现在的 48 KB。FPU MADD 延迟时间缩短了 1 个周期。除了 FPU，AMD 还将整数执行管道的数量从 "Zen 4 "的 8 个增加到 10 个。每个内核的独占二级缓存大小仍为 1 MB。 ... PC版： 手机版：

AMD Medusa"Ryzen Client"CPU采用Zen 6 CPU和RDNA 5集成图形核心

AMD Medusa"Ryzen Client"CPU采用Zen 6 CPU和RDNA 5集成图形核心 CPU 方面将采用下一代 Zen 6 核心架构，而图形方面将采用 RDNA 5 集成 GPU 架构。在AMD 的 Zen 5"涅槃"和 Zen 5C"普罗米修斯"CPU（预计将于今年晚些时候推出）量产之前，AMD披露了这一新消息。我们对 AMD 下一代 Zen 6 和 RDNA 5 GPU 架构知之甚少，因为我们还没有看到 Zen 5 和 RDNA 4 GPU 的发布。 除此之外，CPU 本身也将采用全新的封装布局，并通过 2.5D 互连实现更高的带宽，这将有助于消除当前产品线中常见的一些 CCD/IOD 互连和延迟瓶颈。根据之前的报道，我们知道Zen 6 核心代号为 Morpheus，很可能会采用 2nm 工艺技术。同时，RDNA 5 将是红队在发烧级市场的回归，而 RDNA 4 则主要专注于主流和高端游戏领域。此前有报道称，RDNA 4 将不会进入发烧级市场，目前该市场主要由 Radeon RX 7900 系列等产品占据。据传，RDNA 4 的 SKU 阵容已经减少了各种高端芯片配置，目前的重点是调低芯片设计。以下是 AMD Ryzen 客户端"Medusa"系列的预期特性：Zen 6 CPU 架构（预计 2 纳米制程）利用 Morpheus CPU 内核RDNA 5 GPU 架构（集成）2.5D 芯片互连（用于 CCD/IOD）发射时间约为 2025 年底/2026 年初AMD Medusa"Ryzen Client"CPU距离发布还有数年时间。我们可以预计它们将在 2025 年底或 2026 年中亮相，届时 AMD 是否会坚持其 AM5 平台在台式机领域的应用将是一个有趣的话题。该公司已承诺将 AM5平台的使用期限延长至2025 年以上，Medusa 可能是该平台最后一款 Ryzen 客户端 CPU，但他们可以根据需要延长或缩短使用期限，以获得更好的 I/O 性能。 ... PC版： 手机版：