台积电最新路线图重申先进工艺留在台湾

台积电最新路线图重申先进工艺留在台湾生产节点为 N3X（3 纳米级，注重极限性能）和 N2（2 纳米级）。台积电表示，与 N3P 相比，N3X 制造的芯片可以通过将 Vdd 从 1.0V 降低至 0.9V，在相同频率下降低功耗 7%，在相同面积下提高性能 5%，或者将晶体管密度提高约相同频率下10%。同时，与前代产品相比，N3X 的主要优势在于其最大电压为 1.2V，这对于桌面或数据中心 GPU 等超高性能应用非常重要。台积电的 N2 将是台积电首个采用全栅 (GAA) 纳米片晶体管的生产节点，这将显著提升其性能、功率和面积 (PPA) 特性。与 N3E 相比，在 N3 上生产的半导体可将其功耗降低 25% - 30%（在相同的晶体管数量和频率下），将其性能提高 10% - 15%（在相同的晶体管数量和功率下），并将晶体管密度提高 15%（在相同的速度和功率下）。虽然 N2 在功耗和晶体管密度方面肯定是台积电无可争议的冠军，但在性能方面，N3X 可能会挑战它，尤其是在高电压下。对于许多客户来说，N3X 还将受益于使用经过验证的 FinFET 晶体管，因此 N2 在 2025 年下半年不会自动成为台积电的最佳节点。明年，台积电将再次提供两个针对普遍相似的智能手机和高性能计算应用的节点：N2P（性能增强的 2 纳米级）和 A16（具有背面供电的 1.6 纳米级）。与最初的 N2 相比，N2P 的功耗有望降低 5% - 10%（在相同的速度和晶体管数量下），性能有望提高 5% - 10%（在相同的功耗和晶体管数量下）。与此同时，与 N2P 相比，A16 的功耗有望降低高达 20%（在相同的速度和晶体管数量下），性能有望提高高达 10%（在相同的功耗和晶体管数量下），晶体管密度有望提高高达 10%。请记住，A16 具有增强的背面供电网络，因此它很可能成为注重性能的芯片设计师的首选节点。但当然，使用 A16 会更昂贵，因为背面供电需要额外的工艺步骤。先进工艺，将留在台湾中国台湾新任科技部部长吴正文表示，他相信台积电能够保护其专有的先进技术，并在向国际扩张的同时继续在台湾建设其尖端晶圆厂。据彭博社报道，吴正文保证，尽管台积电在全球发展，但其最先进的技术开发仍将在台湾得到保障。台积电在台湾生产了世界上大多数最先进的处理器，但最近该公司改变了战略，将制造业务主要留在台湾，并在美国建立晶圆厂生产先进芯片，在日本生产相当先进的处理器，并在欧洲生产专用芯片。吴强调，虽然台积电承诺在海外拥有先进的制造能力，但它首先在台湾建立这些技术，确保最关键的开发留在台湾。台积电近期也证实，其海外晶圆厂复制了台湾首次采用的技术和工艺配方。吴表示，台积电将维持其在台湾的主要研发业务，并强调公司在扩张的同时会遵守国际法规，科技委员会将支持台积电和台湾的半导体产业。此次疫情凸显了可靠半导体供应的重要性，促使各国确保自己的芯片生产能力。因此，台湾的外交和技术接触有所增加，许多国家向台湾示好以确保供应或吸引投资。吴的委员会在新一轮科技外交浪潮中发挥着核心作用。吴还强调了台湾科技实力在岛内的益处。科技创新中心旨在利用科技促进台湾的社会和文化进步。例如，该组织计划鼓励开发更高效的电源芯片，以支持可持续产业。能源效率是台湾关注的重点，而这一领域的进步是当务之急。台积电全球工厂复制计划在上周举行的欧洲技术研讨会上，台积电透露了其全球超级晶圆厂制造计划的一些细节，该计划是该公司在其多个超级晶圆厂站点复制其制造流程的战略。目前，大型跨国晶圆厂需要有一套流程来复制其设施，这一点已有充分记录。由于Gigafab 尺寸的扩大意味着缩小，芯片制造商需要能够快速将新的和更新的制造工艺移植到其他设施，以达到其必要的吞吐量，并避免出现多个季度的瓶颈来自必须重新调整晶圆厂。而英特尔则拥有一个著名的“精确复制”计划，这是该公司的主要竞争优势之一，它允许其在世界各地的晶圆厂之间共享工艺配方，以最大限度地提高产量并降低性能波动性。与此同时，随着台积电在世界各地建设额外的产能，它已经到了需要一个类似计划的地步，以便迅速最大限度地提高其在日本和美国新晶圆厂的产量和生产力。在某些方面，台积电的计划甚至比英特尔更进一步，更加注重可持续性和社会责任。台积电晶圆厂运营副总裁 YL Wang 表示：“正如去年研讨会上提到的，[全球超级晶圆厂制造] 是一个强大的全球制造和管理平台。我们实现了单一晶圆厂管理，以确保我们的超级晶圆厂在全球范围内实现一致的运营效率和生产质量。此外，我们还在全球业务范围内追求可持续发展，包括绿色制造、全球人才发展、供应链本地化以及社会责任。”谈到工艺技术的改进，主要有两种机制：持续工艺改进 (CPI) 以提高产量，以及统计过程控制 (SPC) 减少性能变化。为此，该公司拥有多种内部技术，这些技术依赖于基于机器学习的工艺控制、持续质量测量和各种生产力改进方法。借助全球 Gigafab 制造，台积电可以使用 CPI 和 SPC 通过在不同站点之间共享知识来提高全球范围内的产量和性能。“当我们将一项技术从台湾移植到亚利桑那州时，无论是晶圆厂的设置、流程控制系统，一切实际上都是从台湾复制的，”业务开发和海外运营办公室高级副总裁兼副联席首席运营官张凯文说在台积电。台积电尚未开始在其位于德国、日本和美国的晶圆厂生产芯片，因此该代工厂以多快的速度将其 Fab 23（位于日本熊本）和 Fab 21（位于日本熊本）的良率提高到台湾水平仍有待观察。亚利桑那州），他们将于 2024 年和 2025 年开始运营，但随着全球 Gigafab 制造计划的到位，这很可能会迟早发生。相关文章:台积电路线图一览：N3X、N2P、A16 将于 2025/2026 年推出 ... PC版：手机版：

在Telegram中查看

相关推荐

【台积电首次公布2nm制程工艺，2025年量产】今天凌晨举行的台积电北美技术论坛上，台积电（TSMC）正式公布未来先进制程路线图

【台积电首次公布2nm制程工艺，2025年量产】今天凌晨举行的台积电北美技术论坛上，台积电（TSMC）正式公布未来先进制程路线图。其中，台积电3nm（N3）工艺将于2022年内量产，而台积电首度推出采用纳米片晶体管（GAAFET）架构的2nm（N2）制程工艺，将于2025年量产。 #抽屉IT

台积电路线图一览：N3X、N2P、A16 将于 2025/2026 年推出

台积电路线图一览：N3X、N2P、A16 将于 2025/2026 年推出 *台积电公布的芯片密度反映了由 50% 逻辑、30% SRAM 和 20% 模拟组成的"混合"芯片密度。**面积相同。***速度相同。生产节点包括 N3X（3 纳米级，注重极高性能）和 N2（2 纳米级）。台积电表示，与 N3P 相比，N3X 芯片通过将 Vdd 从 1.0V 降至 0.9V，可在相同频率下将功耗降低 7%，在相同面积下将性能提高 5%，或在相同频率下将晶体管密度提高约 10%。同时，与前代产品相比，N3X 的主要优势在于其 1.2V 的最高电压，这对于桌面或数据中心 GPU 等超高性能应用非常重要。台积电的 N2 将是台积电首个使用全栅极（GAA）纳米片晶体管的生产节点，这将显著提高其性能、功耗和面积（PPA）特性。与 N3E 相比，在 N3 上生产的半导体可将功耗降低 25% - 30%（在晶体管数量和频率相同的情况下），将性能提高 10% - 15%（在晶体管数量和功耗相同的情况下），并将晶体管密度提高 15%（在速度和功耗相同的情况下）。就功耗和晶体管密度而言，N2 肯定是台积电无可争议的冠军，但就性能而言，特别是在高电压下，N3X 有可能向其发起挑战。对于许多客户来说，N3X 还将因使用成熟的 FinFET 晶体管而受益，因此在 2025 年下半年，N2 不会自动成为台积电最好的节点。2026: N2P 和 A16下一年，台积电将再次推出两个节点，分别针对大致相同的智能手机和高性能计算应用：N2P（性能增强型 2 纳米级）和 A16（具有背面功率传输功能的 1.6 纳米级）。与最初的 N2 相比，N2P 的功耗有望降低 5%-10%（速度和晶体管数量相同），性能提升 5%-10%（功耗和晶体管数量相同）。同时，与 N2P 相比，A16 的功耗最多可降低 20%（速度和晶体管数相同），性能最多可提高 10%（功耗和晶体管数相同），晶体管密度最多可提高 10%。考虑到 A16 具有增强的背面功率传输网络，它很可能成为注重性能的芯片设计人员的首选节点。当然，由于背面功率传输需要额外的工艺步骤，因此使用 A16 的成本会更高。 ... PC版：手机版：

台积电为 A16 工艺推出背面供电网络技术

台积电为 A16 工艺推出背面供电网络技术台积电 A16 工艺最重要的创新是引入了超级电源轨 (SPR)，这是一种复杂的背面供电网络 (BSPDN)。新工艺节点有望在相同电压下将时钟频率提高10%，在相同频率和复杂度下将功耗降低 15%-20%，根据实际设计使晶体管密度提高 7%-10%。 BSPDN 可以将信号网络和供电网络分离，提高晶体管密度并改善供电，从而影响性能。台积电的 SPR 使用特殊接触将背面供电网络插入每个晶体管的源极和漏极，同时还可以降低电阻，以获得尽可能高的性能和功率效率。从生产角度来看，这是最复杂的 BSPDN 实现之一，比英特尔的 Power Via 更复杂。

台积电规划1nm芯片制造工艺，计划到 2030 年实现 1 万亿晶体管的单个芯片封装

台积电规划1nm芯片制造工艺，计划到 2030 年实现 1 万亿晶体管的单个芯片封装据 Tom's Hardware 报道，在本月举行的 IEDM 2023 会议上，台积电制定了提供包含 1 万亿个晶体管的芯片封装路线，这一计划与英特尔去年透露的规划类似。当然，1 万亿晶体管是来自单个芯片封装上的 3D 封装小芯片集合，但台积电也在致力于开发单个芯片 2000 亿晶体管。为了实现这一目标，该公司重申正在致力于 2nm 级 N2 和 N2P 生产节点，以及 1.4nm 级 A14 和 1nm 级 A10 制造工艺，预计将于 2030 年完成。，

下一代改良工艺有望加速发挥台积电当前3纳米技术的优势

下一代改良工艺有望加速发挥台积电当前3纳米技术的优势生产全球最先进芯片的竞争十分激烈，而台积电的产品路线图承诺，这场争夺战将异常激烈。首先，其性能优化的 N3P 节点即将问世，并将于 2024 年下半年投入量产，这将是该公司一段时间内最先进的节点。明年台积电将推出两个生产节点，它们将于 2025 年下半年进入大批量生产，有望加快 N3P 优势的发挥，这两个节点分别是 3 纳米级工艺 N3X 和 2 纳米级工艺 N2。N3X 专为高性能计算应用而定制，最高电压为 1.2V。根据 AnandTech 的研究，N3X 芯片可将 Vdd 从 1.0V 降至 0.9V，从而将功耗降低 7%，将性能提高 5%，或将晶体管密度提高约 10%。N2 采用全栅极（GAA）纳米片晶体管，这是台积电的首创，具有卓越的低 Vdd 性能，专为移动和可穿戴应用而设计。此外，台积电表示，N2 的超薄堆叠纳米片将 HPC 的节能计算提升到了一个新的水平。还将增加背面电源轨，以进一步提高性能。N2 技术将配备台积电 NanoFlex，这是一种设计-技术协同优化技术，可为设计人员提供 N2 标准单元的灵活性，其中短单元强调小面积和更高的能效，而高单元则最大限度地提高性能。客户可在同一设计块内优化短单元和高单元的组合。2026 年，台积电将再推出两个节点：N2P（2 纳米级）和 A16（1.6 纳米级）。与最初的 N2 相比，N2P 的功率有望降低 5%-10%，性能提升 5%-10%。不过，与之前公布的消息相反，N2P将不会采用背面功率传输网络，而是使用传统的功率传输机制。这意味着这种先进功率传输的集成将转移到包括 A16 在内的新一代节点上。台积公司上月发布了A16。A16 将结合台积公司的超级电源轨架构和纳米片晶体管，通过将前端路由资源专用于信号来提高逻辑密度和性能，使 A16 成为具有复杂信号路由和密集电源传输网络的高性能计算产品的理想选择。与台积电的 N2P 工艺相比，A16 将在相同 Vdd（正电源电压）下提高 8-10% 的速度，在相同速度下降低 15-20% 的功耗，并为数据中心产品提高高达 1.10 倍的芯片密度。 ... PC版：手机版：

【台积电放弃 N3 工艺？】按照台积电的规划， 3nm 节点内有四代制造工艺，逐代的性能、晶体管数和成熟度都有着提升。在放弃 N

【台积电放弃 N3 工艺？】按照台积电的规划， 3nm 节点内有四代制造工艺，逐代的性能、晶体管数和成熟度都有着提升。在放弃 N3，也就是第一代 3nm 工艺后，台积电也开始着手准备更具性价比和成熟度的 N3E 二代工艺。 #抽屉IT

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人