台积电不用新一代EUV光刻机 2030年的1nm再说

台积电不用新一代EUV光刻机 2030年的1nm再说 Intel此前公布的路线图上，18A之后已经安排了三个新的制程节点，但尚未具体命名。基辛格透露其中一个相当于1.5nm工艺，预计命名为15A，将在德国工厂量产。台积电对于高NA EUV光刻机引入计划则一直守口如瓶，有多个消息来源称台积电还在观望评估，目前计划要等到1nm工艺节点才会上马，而时间要等到2030年左右了。台积电目前正在冲刺2nm工艺，预计2025-2027年间量产，单芯片可集成超过1000亿个晶体管，单个封装可超5000亿个。然后是1.4nm、1nm，其中后者计划2030年左右量产，将在单颗芯片内集成超过2000亿个晶体管，单个封装内则超过1万亿个，相比N2工艺翻一倍。有趣的是，Intel也计划在2030年做到单个封装1万亿个晶体管，可谓针锋相对。 ... PC版： 手机版：

【台积电发布产品规划蓝图 预计2030年迈入1nm时代】

【台积电发布产品规划蓝图 预计2030年迈入1nm时代】 台积电日前在2023年IEEE国际电子元件会议上，发布进军至1nm制程的产品规划蓝图。预计到2030年，在3D封装内提供超过1兆个晶体管，且公司正在开发在单体式（monolithic）架构包含2000亿个晶体管的芯片。为了实现这一目标，该公司重申正在致力于发展2nm级N2和N2P生产节点、1.4nm级A14和1nm级A10制造工艺，预计将于2030年完成。（中国 #台湾 《电子时报》）

【业内人士：台积电获得多家芯片供应商的3nm订单承诺】台积电的 3nm 工艺仍将采用 FinFET 晶体管的结构，而三星的 3n

【业内人士：台积电获得多家芯片供应商的3nm订单承诺】台积电的 3nm 工艺仍将采用 FinFET 晶体管的结构，而三星的 3nm 节点采用GAA晶体管架构。三星甚至领先于台积电，将 3nm 工艺技术转向量产，但尚未吸引主要芯片供应商的订单。 #抽屉IT

专家认为半导体行业将在本十年末实现1万亿晶体管芯片的目标

专家认为半导体行业将在本十年末实现1万亿晶体管芯片的目标 台积电等公司对半导体集成表现出极大的乐观，计划在未来十年内实现万亿个晶体管的目标，并将其视为迈向未来的重要一步。据他们称，3D SoIC技术的出现将对晶体管的集成起到至关重要的作用，因为现在光刻工具的能力比以往任何时候都强，使业界可以将多个芯片连接到一个更大的中间件上。目前，NVIDIA最近公布的 Blackwell GPU 架构的晶体管数量为 2,080 亿个，这意味着未来十年内该行业的晶体管数量有望达到这个数字的 5 倍。此外，互联技术也将在其中发挥重要作用，因为通过 CoWoS 等先进封装技术实现 2.5D 或 3D 集成后，专家们可以在每个系统中堆叠数量更多的晶体管，而不仅仅是将它们安装到单个芯片上。同样，台积电在最近举行的 IEDM 大会上透露，该公司计划到 2030 年通过 3D 异质集成技术提供超过一万亿个晶体管，这意味着在性能提升方面，预计未来会有显著的数字增长，因为半导体行业的发展远不止节点缩小这么简单。对我们和半导体行业来说，未来确实充满希望，随着人工智能浪潮的到来，创新之火将蔓延到每个技术领域，最终为消费者和客户市场打开新的大门。您可以从IEEE Spectrum了解更多。 ... PC版： 手机版：

世界第一AI芯片“WSE-3”升级4万亿晶体管、90万核心

世界第一AI芯片“WSE-3”升级4万亿晶体管、90万核心 2021年的第二代WSE-2升级台积电7nm工艺，面积不变还是46225平方毫米，晶体管增至2.6万亿个，核心数增至85万个，缓存扩至40GB，内存带宽20PB/s，互连带宽220Pb/s。如今的第三代WSE-3再次升级为台积电5nm工艺，面积没说但应该差不多，毕竟需要一块晶圆才能造出一颗芯片，不可能再大太多了。晶体管数量继续增加达到惊人的4万亿个，AI核心数量进一步增加到90万个，缓存容量达到44GB，外部搭配内存容量可选1.5TB、12TB、1200TB。乍一看，核心数量、缓存容量增加的不多，但性能实现了飞跃，峰值AI算力高达125PFlops，也就是每秒12.5亿亿次浮点计算，堪比顶级超算。它可以训练相当于GPT-4、Gemini十几倍的下一代AI大模型，能在单一逻辑内存空间内存储24万亿参数，无需分区或者重构。用它来训练1万亿参数大模型的速度，相当于用GPU训练10亿参数。四颗并联，它能在一天之内完成700亿参数的调教，而且支持最多2048路互连，一天就可以完成Llama 700亿参数的训练。WSE-3的具体功耗、价格没公布，根据上代的情况看应该在200多万美元。 ... PC版： 手机版：

【台积电放弃 N3 工艺？】按照台积电的规划， 3nm 节点内有四代制造工艺，逐代的性能、晶体管数和成熟度都有着提升。在放弃 N

【台积电放弃 N3 工艺？】按照台积电的规划， 3nm 节点内有四代制造工艺，逐代的性能、晶体管数和成熟度都有着提升。在放弃 N3，也就是第一代 3nm 工艺后，台积电也开始着手准备更具性价比和成熟度的 N3E 二代工艺。 #抽屉IT