ASML正研发超级NA光刻机 2036年冲击0.2nm工艺

ASML正研发超级NA光刻机 2036年冲击0.2nm工艺 ASML第一代Low NA EUV光刻机只有0.33 NA(孔径数值)，临界尺寸(CD)为13.5nm，最小金属间距为26nm，单次曝光下的内连接间距约为25-30nm，适合制造4/5nm工艺。使用双重曝光，可将内连接间距缩小到21-24nm，就能制造3nm工艺了，比如台积电N3B。第二代EUV光刻机提高到了0.55 NA，临界尺寸缩小到8nm，金属间距最小约为16nm，可制造3-1nm，比如Intel就透露会在1.4nm节点上首次使用。ASML CTO Martin van den Brink在接受采访时确认，ASML正在调查开发Hyper NA技术，继续推进各项光刻指标，其中NA数值将超过0.7，预计在2030年左右完成。它表示，这种新型EUV光刻机适合制造逻辑处理器芯片，相比高NA双重曝光成本更低，也可用来制造DRAM内存芯片。ASML已披露的数据显示，低NA光刻机的成本至少1.83亿美元，高NA光刻机更是3.8亿美元起步。根据微电子研究中心(IMEC)的路线图，2030年左右应该能推进到A7 0.7nm工艺，之后还有A5 0.5nm、A3 0.3nm、A2 0.2nm，但那得是2036年左右的事儿了。 ... PC版： 手机版：

ASML 正在开发 Hyper-NA EUV 光刻机

ASML 正在开发 Hyper-NA EUV 光刻机 Van den Brink进一步强调了Hyper-NA EUV工具的重要性，指出它能够简化复杂的双重图案工艺，降低生产难度。他解释说，这种高分辨率工具的可用性对于半导体制造行业至关重要。 ASML 正在规划 0.77 NA 的 EUV 光刻机 ASML首席技术官Martin van den Brink在ASML 2023年年度报告中写道：“NA高于0.7的Hyper-NA无疑是一个机会，从2030年左右开始，这种机会将变得更加明显。”“它可能与Logic最相关，并且需要比“高NA EUV”双图案化更实惠，但它也可能是DRAM的一个机会。对我们来说，关键是Hyper-NA正在推动我们的整体EUV能力平台，以改善成本和交货时间。” 台积电 “冷落” High-NA EUV 光刻机启示录 尤其是在当下大陆在EUV光刻机获取全面受阻的情况下，李弈建议，台积电通过深入挖掘现有EUV光刻机的潜力，可支撑未来的1.6nm工艺，而大陆代工业如何借助DUV光刻机向7nm乃至下一步5nm制程发起冲刺应当有希望，应着力在光刻胶、光罩、多重曝光技术等领域持续创新突破，以全面提升利用DUV实现更先进制程的可能性。

ASML High NA EUV光刻机晶圆制造速度提升150% 可打印8nm线宽

ASML High NA EUV光刻机晶圆制造速度提升150% 可打印8nm线宽 根据ASML前总裁兼首席技术官、现任公司顾问的Martin van den Brink的说法，新的High NA EUV光刻机晶圆生产速度达到了每小时400至500片晶圆，是当前标准EUV每小时200片晶圆的2-2.5倍的速度，即提升了100%至150%，将进一步提升产能，并降低成本。现阶段经过进一步调整，ASML已经可用其试验性质High-NA EUV光刻机打印生产8nm线宽，这是的新纪录，这打破了该公司在4月初当时创下的记录。当时ASML宣布，已使用位于ASML荷兰总部与imec联合实验室的试验型High-NA EUV光刻机打印了10nm线宽。就发展路线来说，ASML的标准EUV光刻机可以打印13.5nm的线宽，而新的High-NA EUV光刻机则是可以通过打印8nm线宽来创建更小的晶体管。ASML现在已经证明其设备可以满足其基本规格。Martin van den Brink强调，ASML当前已经取得了进展，能够在整个打印线宽作业上将其低至8奈米记录，并进行校正，而且还具有一定程度的重叠覆盖。因此，ASML对High NA EUV光刻机的发展充满信心，预计未来将能够在突破其极限。而除了ASML自己在进行High NA EUV光刻机的测试之外，目前唯一安装完成High NA EUV光刻机的英特尔，也在美国俄勒冈州的D1X工厂投入测试工作。预计将在Intel 18A节点制程上进行技术的研发与训练工作，之后再将其投入到Intel 14A节点制程的大量生产当中。Martin van den Brink指出，ASML已经可以开发更新一代的Hyper-NA EUV光刻机了，以进一步扩展其High-NA EUV光刻机的潜在路线图。 ... PC版： 手机版：

ASML正在开发hyper-NA EUV光刻机

ASML正在开发hyper-NA EUV光刻机  他表示，在未来十年内，ASML将构建一个集成低数值孔径、高数值孔径和超数孔径EUV系统的单一平台。 这一举措被视为减少工艺步骤数量、降低晶圆加工成本和能源消耗的关键。Van den Brink进一步强调了Hyper-NA EUV工具的重要性，指出它能够简化复杂的双重图案工艺，降低生产难度。他解释说，这种高分辨率工具的可用性对于半导体制造行业至关重要。值得注意的是，高数值孔径EUV（high-NA）光刻技术目前正处于起步阶段。ASML自去年12月开始出货高数值孔径工具，目前仅英特尔一家采用，而台积电则表示短期内不会采用。为了推动该技术的研发和应用，ASML将在几周内正式在费尔德霍芬开设高数值孔径实验室，该实验室将与Imec共同运营，为芯片制造商提供该工具的早期使用权。事实上，该实验室的系统已经投入使用，并成功打印了有史以来第一个10纳米线阵图案。据Van den Brink的最新更新，该系统已经能够产生8nm线阵图案，接近该工具的最大分辨率。这一成果进一步证明了ASML在EUV光刻技术领域的领先地位和持续创新的能力。 ... PC版： 手机版：

ASML 首次公开展示 High NA EUV 光刻机

ASML 首次公开展示 High NA EUV 光刻机 2月10日，ASML 在荷兰总部向媒体展示新一代 High NA EUV 光刻机 Twinscan EXE:5000。 这台光刻机尺寸等同于一台双层巴士；重达150吨，相当于两架空客A320客机；价值高达3.5亿欧元（约合27亿元人民币）；全套系统需要250个货箱装运，需要250名工程人员、历时6个月才能安装完成，不仅价格高昂也相当耗时。 Twinscan EXE:5000 可以制造8nm线宽电路，从而实现晶体管密度比前一代提高至2.9倍。

传台积电A16 1.6nm制程不会采用High-NA EUV光刻机

传台积电A16 1.6nm制程不会采用High-NA EUV光刻机 访问：NordVPN 立减 75% + 外加 3 个月时长 另有NordPass密码管理器 据台湾业界消息，台积电并没有为A16制程准备High-NA（高数值孔径）EUV光刻机，而是准备采用现有EUV光刻机生产。相比之下，英特尔、三星都将在这一节点使用最新的High-NA EUV光刻机。关于背面供电技术，英特尔原本计划在20A（2nm）制程导入，称其为“Power Via”，但后来决定推迟至14A制程采用。三星同样开发了类似的背面供电技术BSPDN，根据早些时候消息，三星代工部门首席技术官Jung Ki-tae曾宣布将于2027年将背面供电技术用于1.4nm制程。目前英特尔已经收到了ASML首台High-NA EUV光刻机，并完成组装。业界认为，台积电选择在这时推出A16制程，给英特尔与三星带来了竞争压力。虽然英特尔在High-NA EUV设备上抢先一步，但能否赶上台积电的商业化进度还有待观察。台积电决定在A16制程沿用常规EUV光刻机，也展现了其技术实力，可以在不采用最新设备的情况下，将现有EUV设备的分辨率推进到1.3nm以下。事实上，去年台积电就成功通过调整光刻胶材料、光掩模制程等方式，在提升先进制程的临界尺寸与图形精度的同时，还降低了缺陷密度。台湾分析师表示，台积电、英特尔、三星之间的竞争将进一步刺激对EUV光刻机的需求，尤其是独家供应商ASML。考虑到High-NA EUV设备产能有限，如何在三大晶圆代工巨头之间分配，势必成为一大挑战。 ... PC版： 手机版：