JEDEC将于2024年第三季度最终确定LPDDR6内存规范

JEDEC将于2024年第三季度最终确定LPDDR6内存规范 LPDDR6 内存将取代现有的 LPDDR5 内存及其早在 2019 年就宣布的各种迭代版本。LPDDR5标准进入市场已将近五年。我们已经看到三星（Samsung）和美光（Micron）推出了 LPDDR5x 等产品，而SK hynix 也推出了传输速度高达 9.6 Gbps 的LPDDR5T变体。这些低功耗 DRAM 产品是智能手机、轻薄设备甚至笔记本电脑/迷你 PC 的首选。与此同时，我们已经看到 LPDDR5(X/T) 变体在一系列其他产品中的应用，最近的产品是LPCAMM2 模块，由于其模块化的小尺寸、更大的容量和更高的可升级性，LPCAMM2 模块将彻底改变 PC市场。据内存领域的业内人士透露，JEDEC 即将确定下一代 LPDDR 内存（LPDDR6）的规格。通过与半导体行业的官员交谈，Etnews 获得了以下信息："我们进行了各种讨论，以确认 LPDDR6 标准规范，（标准规范）将于今年第三季度发布"。 "技术开发和标准讨论的目的是尽量降低功耗，因为随着数据处理量的增加，功耗也在增加"。尽管人们对 LPDDR6 及其除提高传输速率外还能提供什么知之甚少，但有报道称，新标准将大力发展片上处理和计算，其设计正是为了满足新的人工智能 PC 市场的需求，而这一市场将长期存在。一旦最终技术文档公布，我们可以预见三星、SK 海力士和美光等 DRAM 制造商将全力开发和生产采用 LPDDR6 内存标准的新产品。另据报道，LPDDR6 将首次应用于高通公司的 Snapdragon 8 Gen 4 芯片， 而此前也曾有过这样的传闻。不得不提的是，我们不太可能在 2024 年底甚至 2025 年初看到 LPDDR6 被采用。我们有可能在 2025 年底甚至 2026 年初（美国消费电子展）看到首批采用 LPDDR6 的产品。 ... PC版： 手机版：

JEDEC确认用于台式PC的CAMM2内存：17.6Gbps的DDR6和14.4Gbps的LPDDR6

JEDEC确认用于台式PC的CAMM2内存：17.6Gbps的DDR6和14.4Gbps的LPDDR6 我们已经看到 LPDDR5(X/T) 变体在一系列其他产品中的应用，最近的产品是LPCAMM2 模块，由于其模块化外形尺寸小，并提供更高的容量和升级选项，它将彻底改变 PC市场。关于对 LPDDR6 内存的预期，Synopsys 将 14.4 Gbps 的数据传输速率作为该标准的最高定义，入门速率为 10.667 Gbps。LPDDR6 还将使用由两个 12 位子通道组成的 24 位宽通道，入门带宽可达每秒 28 GB，使用最快的 14.4 Gbps 模式时，带宽可达每秒 38.4 GB。至于 DDR6，据说该内存的初始草案将于今年制定，预计将于 2025 年第二季度发布 v1.0 规格。至于内存速度，DDR6 内存标准将采用 8.8 Gbps 的导入速度，最高可达 17.6 Gbps。预计 DDR6 将进一步扩展到 21 Gbps，这是一个非常高的带宽，在 PAM 信号标准中还提到了 NRZ。目前，最快的 DDR5 内存 DIMM 的内存速度可达 9000 MT/s，我们已经看到超频速度超过 11000 MT/s，但 DDR6 内存甚至不需要超频就能轻松突破 10K MT/s 大关，超频速度可能超过 20K MT/s。另一个值得关注的话题是 CAMM2 内存标准，美光、三星、SK hynix 甚至中国制造商龙芯中科都采用了这一标准。CAMM2 是下一代标准，它解决了传统 SO-DIMM 和 DIMM 内存的几个问题，如可升级性、可维修性、主板复杂性和功耗。它得到了内存供应商的广泛支持。目前，CAMM2 基于 DDR5、LPDDR5 和 LPDDR5X 标准，容量高达 256 GB。JEDEC 还谈到了下一代 LPDDR6 CAMM2，它将进一步完善 CAMM2 模块，提供与我们刚才提到的同样快的速度，而且还消除了现有设计中对螺丝的需求。最重要的一张幻灯片让我们提前看到了未来用于台式机和服务器 PC 的双通道CAMM2 内存解决方案。CAMM2 DIMM 将不再垂直放置，而是水平放置，目前最多展示了两个 DIMM。CAMM2 不再需要焊接连接器，而是将拓扑结构完全转移到模块上。这一新设计可在台式 PC 平台上实现最高性能和最大容量。这肯定需要一种全新的主板设计方法，而且我们预计这种设计不会很快推出，但我们可以预计某些主板供应商，特别是那些通过超频（2DIMM 设计）来挑战内存极限的供应商将来会使用 CAMM2 DIMM。 ... PC版： 手机版：

英特尔Lunar Lake-MX将在SoC封装中嵌入三星LPDDR5X内存

英特尔Lunar Lake-MX将在SoC封装中嵌入三星LPDDR5X内存 不过，值得注意的是，这一消息是基于泄露的信息，尚未得到官方证实。Lunar Lake-MX 平台专为超便携笔记本电脑设计，预计将在处理器封装上直接配备 16GB 或 32GB LPDDR5X-8533 内存。与传统的内存配置相比，这种封装内存的方法旨在最大限度地减小平台的物理尺寸，同时提高性能。凭借 Lunar Lake 对封装内存的独家支持，三星的 LPDDR5X-8533 产品可能会大大促进销售。虽然三星目前备受关注，但它是否会成为 Lunar Lake 唯一的 LPDDR5X 内存供应商仍不清楚。英特尔的策略是销售带有预验证内存的处理器，这就为美光和 SK 海力士等竞争对手的类似内存产品的潜在验证敞开了大门。由于采用了全新的微架构，英特尔将其 Lunar Lake 处理器宣传为每瓦性能效率的革命性飞跃。该处理器预计将采用 Foveros 技术的多芯片组设计，将 CPU 和 GPU 芯片组、片上系统芯片和双内存封装结合在一起。CPU 部分预计将包括多达八个内核（四个高性能 Lion Cove 内核和四个高能效 Skymont 内核），以及先进的图形、高速缓存和 AI 加速功能。苹果公司在其 M 系列芯片中使用封装内存（统一内存）的做法在业内开创了先例，而英特尔的 Lunar Lake MX 则可能将这一趋势推广到整个轻薄笔记本电脑市场。不过，在配置、维修和升级方面需要更多灵活性的系统可能会继续采用标准内存解决方案，如 SODIMM 和/或兼顾高性能和能效的新型CAMM2模块。 ... PC版： 手机版：

三星、SK 海力士加强 DRAM 先进工艺份额

三星、SK 海力士加强 DRAM 先进工艺份额 在去年内存半导体低迷之后，三星电子和 SK 海力士通过扩展先进处理技术，积极加大对 DRAM 的关注，因为在强劲的人工智能需求的推动下，HBM 和 DDR5 的订单预计会增加，两家公司当前的产能利用率正在持续上升。三星电子和 SK 海力士正在考虑增加其半导体晶圆工厂的投入，为了加快向 10nm 第四代 (1a) 和第五代 (1b) 节点的过渡，以生产 HBM、DDR5 和 LPDDR5 等高价值产品。但另一方面，由于 NAND Flash 存储芯片市场持续低迷，两家公司预计将继续维持当前的减产计划，在今年减少投资和扩张计划。

三星CXL全球首创 3D DRAM路线图公布

三星CXL全球首创 3D DRAM路线图公布 该扩展卡混合了高速DRAM和NAND闪存，旨在提供一种经济高效的方式来提高服务器的内存容量，而无需使用本地安装的DDR5内存，而这在超额认购的服务器中通常是不可行的。三星的解决方案在Compute Express Link (CXL)上运行，这是一种开放式行业标准，可在 CPU 和加速器之间提供缓存一致性互连，从而允许 CPU 使用与利用 CXL 的连接设备相同的内存区域。远程存储器（或者在本例中为混合 RAM/闪存设备）可通过 PCIe 总线访问，但代价是大约 170-250 纳秒的延迟，或者大约是 NUMA 跳的成本。CXL 于 2019 年推出，目前处于第三个版本，支持 PCIe 6.0。CXL 规范支持三种类型的设备：Type 1 设备是缺乏本地内存的加速器，Type 2 设备是具有自己内存的加速器（例如具有 DDR 或 HBM 的 GPU、FPGA 和 ASIC），Type 3 设备由内存设备组成。三星设备属于 Type 3 类别。CMM-H TM 是三星CMM-H CXL 内存解决方案的一个分支。三星表示，它是世界上第一个基于FPGA的分层 CXL 内存解决方案，旨在“应对内存管理挑战，减少停机时间，优化分层内存的调度，并最大限度地提高性能，同时显着降低总拥有成本。”这种新的 CMM-H 速度不如 DRAM；然而，它通过闪存增加了强大的容量，但通过扩展卡内置的巧妙的内存缓存功能隐藏了大量延迟。热数据被转移到卡的 DRAM 芯片中以提高速度，而较少使用的数据则存储在 NAND 存储中。三星表示，这种行为会自动发生，但某些应用程序和工作负载可以通过 API 向设备发出提高性能的提示。当然，这会增加缓存数据的一些延迟，这并不适合所有用例，特别是那些依赖严格 99% 性能的用例。三星的新型扩展卡将为客户提供扩展服务器内存容量的新方法。随着更先进的大型语言模型继续要求其主机和加速器提供更多内存，这种新的设计范例变得越来越重要。三星公布3D DRAM规划全球最大的存储芯片制造商三星电子公司计划于2025年推出人工智能行业游戏规则改变者三维(3D) DRAM，目前以规模较小的竞争对手SK海力士公司主导的全球人工智能半导体市场。3D为主导的DRAM芯片通过垂直互连单元而不是像目前那样水平放置它们，能将单位面积的容量增加了三倍。相比之下，高带宽内存（HBM）垂直互连多个DRAM芯片。据首尔的半导体行业消息知情人士周二透露，三星上个月在加利福尼亚州圣何塞举行的全球芯片制造商聚会Memcon 2024上公布了其3D DRAM开发路线图。这家总部位于韩国水原的巨头计划于2025年推出基于垂直沟道晶体管技术的早期版本3D DRAM，该技术在构成单元的晶体管中该垂直设置沟道（电子流动的通道），并用充当开关的门。公司还计划在2030年推出一个式DRAM，将包括在内部的所有单元都在一起。目前 DRAM 在主板上包含多达 620 亿个单元，晶体管在平面上密集集成，这使得不可能避免漏电流和干扰。由于 3D DRAM 中的晶体管由于可以在同一上放置更多单元，因此3D DRAM预计将增加单位芯片内的容量。3D DRAM的基本容量为100 GB，几乎是当前可用DRAM最大容量36 GB的三倍。有消息称，到2030年，全球3D DRAM市场可能会增长到1000亿美元，但由于市场仍处于起步阶段AI半导体市场的领导者该技术有望帮助三星审视全球AI半导体行业的王座，击败目前在AI芯片领域主导地位的SK海力士，他们在AI应用的HBM、DRAM全球市场中占有90%的份额”业内人士表示。尽管三星的竞争对手（包括SK海力士和美光科技公司）一直在研究该技术，但尚未公布任何3D DRAM的路线图。SK海力士在各个行业会议上介绍了其3D DRAM的概念。美光于2019年开始开发3D DRAM，拥有约30项该技术专利，是三大芯片制造商中最多的。十多年来，随着智能手机等配备DRAM的电子设备变得更小、功能更多，全球DRAM行业一直在开发具有更大数据处理能力的更小芯片。人工智能的快速发展需要快速大规模处理数据，这一趋势正在加剧。3DDRAM预计将满足此类芯片的需求，因为它比现有的DRAM更小，容量更大。短期内，新型半导体可能用于智能手机和笔记本电脑等小型信息技术设备，这些设备需要高性能 DRAM 来实现设备上的 AI 功能。汽车行业预计将长期使用 3D DRAM，因为电动汽车和自动驾驶汽车需要能够实时处理从道路收集的 DRAM 的大数据。三星正在开发主导3D DRAM领域的技术，以期到2027年至2028年将其关键尺寸缩小到8-9纳米(nm)。最新的DRAM预计为12 nm左右。该公司还积极扩大3D DRAM研发人员队伍它在其半导体研究中心针对该技术成立了下一代工艺开发团队。 ... PC版： 手机版：

三星准备推出Mach-1芯片 在人工智能推理领域与英伟达一较高下

三星准备推出Mach-1芯片 在人工智能推理领域与英伟达一较高下 Mach-1 系列芯片是一种特定应用集成电路（ASIC）设计，配备 LPDDR 内存，预计将在边缘计算应用中大显身手。虽然三星并不打算直接与英伟达公司的超高端人工智能解决方案（如 H100、B100 或 B200）竞争，但该公司的战略重点是通过在边缘领域提供独特的功能和性能增强，在市场上占据一席之地，而在边缘领域，低功耗和高效计算才是最重要的。据 Sedaily 报道，Mach-1 芯片拥有一项突破性功能，与现有设计相比，它能将推理所需的内存带宽大幅降低约 0.125 倍，即降低 87.5%。这一创新可为三星带来效率和成本效益方面的竞争优势。随着对人工智能设备和服务的需求持续飙升，三星进军人工智能芯片市场有望加剧行业竞争，推动行业创新。虽然英伟达目前占据主导地位，但三星的尖端技术和先进的半导体制造节点可能使其成为一个强大的竞争者。Mach-1 已经在 FPGA 上进行了现场验证，而最终设计目前正在进行 SoC 物理设计，包括布局、布线和其他布局优化。 ... PC版： 手机版：