复旦大学成功验证实现 3nm 关键技术 —— GAA 晶体管

复旦大学成功验证实现3nm关键技术——GAA晶体管https://www.eet-china.com/news/202101041645.html随着集成电路制造工艺进入到5纳米技术节点以下，传统晶体管微缩提升性能难以为继，技术面临重大革新。采用多沟道堆叠和全面栅环绕的新型多桥沟道晶体管乘势而起，利用GAA结构实现了更好的栅控能力和漏电控制，被视为3-5纳米节点晶体管的主要候选技术。现有工艺已实现了7层硅纳米片的GAA多桥沟道晶体管，大幅提高驱动电流，然而随着堆叠沟道数量的增加，漏电流也随之增加，导致的功耗不可忽视。

苹果发布A17 Pro处理器：3nm 190亿晶体管 加入全新GPU光追特性

苹果发布A17Pro处理器：3nm190亿晶体管加入全新GPU光追特性CPU核心还是“万年不变”的6个，依然分为2个性能核、4个能效核，只是进行了微架构改进。其中，性能核改进了分支预测，增加了解码和执行引擎的宽度，号称提速10％。能效核心则号称是能效最高的移动CPU核心，达到了竞品(没说具体谁)的3倍。神经引擎核心还是16个，但是算力从17TOPS来到了35TOPS，几乎翻一番。独立的视频引擎与显示控制器，首次原生支持AV1视频解码，但不支持编码。新加入USB3控制器，首次支持USB3.0规格，传输带宽20Gbps，配合新的USB-C接口更加方便，不过你需要单独的数据线。GPU部分是变化最大的，也是PRO名字的来源，不但核心数量从5个增加到6个，还进行了全新的架构设计，峰值性能提升20％，引入网格着色(MeshShading)，尤其是首次支持实时硬件级光线追踪，这就追上了高通、联发科的脚步。苹果声称，A17PRO可以带来比其他任何智能手机都更快的光追性能，对比A15软件光追也提升了足足4倍。值得一提的是，3DMark光追测试项目今年也已经登陆iOS。高通、联发科虽然早已硬件支持实时光追，但在游戏落地方面进展极为缓慢，现在有了苹果的带动，相信大家很快就能玩上各种光追手游了。...PC版：https://www.cnbeta.com.tw/articles/soft/1383475.htm手机版：https://m.cnbeta.com.tw/view/1383475.htm

台积电规划1nm芯片制造工艺，计划到 2030 年实现 1 万亿晶体管的单个芯片封装

台积电规划1nm芯片制造工艺，计划到2030年实现1万亿晶体管的单个芯片封装据Tom'sHardware 报道，在本月举行的IEDM2023会议上，台积电制定了提供包含1万亿个晶体管的芯片封装路线，这一计划与英特尔去年透露的规划类似。当然，1万亿晶体管是来自单个芯片封装上的3D封装小芯片集合，但台积电也在致力于开发单个芯片2000亿晶体管。为了实现这一目标，该公司重申正在致力于2nm级N2和N2P生产节点，以及1.4nm级A14和1nm级A10制造工艺，预计将于2030年完成。——，

AMD"Zen 4"芯片、晶体管数量、缓存大小和延迟细节初步解析

AMD"Zen4"芯片、晶体管数量、缓存大小和延迟细节初步解析我们正在等待AMD详细介绍其新的"Zen4"微架构的技术文件，特别是所有重要的CPU核心前端和分支预测单元，这些单元为比上一代"Zen3"核心多出13%的IPC贡献了三分之二，虽然实物还没有出现，技术爱好者社区已经在解读Ryzen7000系列发布会上的图片。"Skyjuice"展示了"Zen4"内核的第一个注释，揭示了它的大型分支预测单元、扩大的微操作缓存、TLB、加载/存储单元以及能够支持AVX-512的双泵送256位FPU。该核心四分之一的芯片面积也被1MB的专用二级缓存所占用。Chiakokhua（又名退休工程师）发布了一张表格，详细介绍了各种缓存及其延迟，并与"Zen3"内核的缓存进行了比较。正如AMD的MarkPapermaster在Ryzen7000发布会上透露的那样，该公司已经将该核心的微操作缓存从4KB扩大到6.75KB。L1I和L1D缓存的大小仍为32KB；而L2缓存的大小增加了一倍。L2高速缓存的扩大略微增加了延迟，从12个周期增加到14个周期。共享L3高速缓存的延迟也增加了，从46个周期增加到50个周期。调度阶段的重新排序缓冲器（ROB）已经从256个条目扩大到320个条目。L1分支目标缓冲器（BTB）的大小从1KB增加到1.5KB。尽管晶体管数量较多，但Zen4的CCD比Zen3的CCD略小，这要归功于5纳米（TSMCN5工艺）制程的转换。新一代CCD的尺寸为70mm²，而"Zen3"的CCD尺寸为83mm²。Zen4"CCD的晶体管数量为65.7亿，比"Zen3"CCD及其41.5亿晶体管数量增加了58%。cIOD（客户端I/O芯片）有很大一部分创新。它建立在6纳米（台积电N6）节点上，与Ryzen5000系列处理器的cIOD所采用的GlobalFoundries12纳米节点相比，这是一个巨大的飞跃。它还吸收了Ryzen6000"Rembrandt"处理器的某些电源管理功能。除了DDR5内存控制器和一个PCI-ExpressGen5根复合体，这个CIOD还配备了一个基于RDNA2图形架构的iGPU。新的6纳米cIOD尺寸为124.7平方毫米，相比之下，Ryzen5000系列的cIOD略大124.9平方毫米。"Raphael"多芯片模块为6核和8核SKU配备一个CCD，为12核和16核SKU配备两个CCD。"Raphael"是在SocketAM5封装中构建的。据传，AMD正在为高性能笔记本平台准备一种薄BGA封装的"Raphael"，它的代号为"DragonRange"。这些处理器将有各种45W、55W和65W的TDP选项，可以为高端游戏笔记本提供多种选择。PC版：https://www.cnbeta.com/articles/soft/1310445.htm手机版：https://m.cnbeta.com/view/1310445.htm

"纳米激元晶体管"可以用光处理数据 绕过晶体管的物理缺陷

"纳米激元晶体管"可以用光处理数据绕过晶体管的物理缺陷由物理系的Kyoung-DuckPark教授和YeonjeongKoo教授领导的POSTECH研究小组，与俄罗斯ITMO大学在VasilyKravtsov教授指导下的一个小组合作开发了一个"纳米激元晶体管"。这种创新装置利用了基于异质结构的半导体中的层内和层间激子，解决了传统晶体管中存在的限制。"激发子"负责半导体材料的光发射，由于其电中性状态下光和材料之间的自由转换，是开发下一代发热较少的发光元件和量子信息技术光源的关键。在半导体异质层中有两种激子，它是由两个不同的半导体单层堆叠而成的：水平方向的层内激子和垂直方向的层间激子。两个激子发出的光学信号具有不同的光、持续时间和相干时间。这意味着对这两种光信号的选择性控制可以实现双比特激子晶体管的开发。然而，由于半导体异质结构的非均质性和层间激子的低发光效率，再加上光的衍射极限，在纳米级空间控制层内和层间激子是具有挑战性的。李庆宇、朴京悳教授和顾妍贞资料来源：POSTECH该团队在之前的研究中提出了通过用纳米级尖端压制半导体材料来控制纳米级空间的激子的技术。这一次，研究人员有史以来第一次能够在不直接接触激子的情况下，根据尖端的偏振光远程控制激子的密度和亮度效率。这种结合了光子纳米腔和空间光调制器的方法最显著的优点是，它可以可逆地控制激子，最大限度地减少对半导体材料的物理损害。而且，利用"光"的纳米激子晶体管可以帮助以光速处理大量数据，同时最大限度地减少热能损失。人工智能（AI）进入我们生活的速度超过了我们的预期，它需要大量的数据进行学习，以提供对用户真正有帮助的好答案。随着越来越多的领域利用人工智能，不断增加的信息量应该被收集和处理。这项研究有望提出一个适合数据爆炸时代的新数据处理策略。研究论文的共同第一作者之一YeonjeongKoo说："纳米超声晶体管有望在实现光学计算机方面发挥不可或缺的作用，这将有助于处理由人工智能技术驱动的海量数据。"...PC版：https://www.cnbeta.com.tw/articles/soft/1355363.htm手机版：https://m.cnbeta.com.tw/view/1355363.htm