北大美女博士开发全新晶体管 性能媲美商用高端芯片 登Nature顶刊

北大美女博士开发全新晶体管性能媲美商用高端芯片登Nature顶刊发表在Nature上的这篇论文(Nature,2023,616:66–72),内容是关于晶体管的。北京大学介绍称,为解决我国高端芯片的“卡脖子”问题尽一份力,于梦诗在博士攻读期间选择了二维半导体材料的可控制备作为主攻方向。化学专业的她,自学了固体物理、半导体器件物理等基础知识,打下了坚实的理论基础。首例外延高κ栅介质集成型二维鳍式晶体管(2DBi2O2Se/Bi2SeO5FinFET)在导师彭海琳教授的指导下,她与团队开发了全新的二维鳍式晶体管构筑方法,实现了世界首例二维半导体鳍片/高κ栅氧化物异质结阵列的外延生长及其三维架构的集成制备。并研制了高性能二维鳍式场效应晶体管(2DFinFET),性能可比拟商用高端芯片。这一研究成果在国际顶级期刊Nature上发表。据介绍,这一原创性工作突破了后摩尔时代高速低功耗芯片的二维新材料精准合成与新架构集成瓶颈,为开发未来先进芯片技术带来了新的机遇,被评选为2023年度“中国半导体十大研究进展”。在保研北大之前,于梦诗本科就读于南京理工大学2015级高分子材料与工程专业。本科期间就以第一作者发表7篇SCI论文,其中1篇进入ESI全球前1%的高被引论文,总影响因子达27.12,达到学校博士生毕业要求。...PC版:https://www.cnbeta.com.tw/articles/soft/1421053.htm手机版:https://m.cnbeta.com.tw/view/1421053.htm

相关推荐

封面图片

中国在二维高性能浮栅晶体管存储器方面取得重要进展

中国在二维高性能浮栅晶体管存储器方面取得重要进展中国华中科技大学的材料成形与模具技术全国重点实验室教授翟天佑团队,在二维高性能浮栅晶体管存储器方面取得重要进展,研制了一种具有边缘接触特征的新型二维浮栅晶体管器件,与现有商业闪存器件性能对比,其擦写速度、循环寿命等关键性能均有提升。新华社星期一(9月18日)报道上述消息。浮栅晶体管作为一种电荷存储器,是构成当前大容量固态存储器发展的核心元器件。然而,当前商业闪存内硅基浮栅存储器件所需的擦写时间约在10微秒至1毫秒范围内,远低于计算单元CPU纳秒级的数据处理速度,且其循环耐久性约为10万次,也难以满足频繁的数据交互。二维材料具有原子级厚度和无悬挂键表面,在器件集成时可有效避免窄沟道效应和界面态钉扎等问题,是实现高密度集成、高性能闪存器件的理想材料。不过,在此前的研究中,其数据擦写速度多异常缓慢,鲜有器件可同时实现高速和高循环耐久性。根据新华社,面对这一挑战,翟天佑团队研制了一种具有边缘接触特征的新型二维浮栅晶体管器件,通过对传统金属-半导体接触区域内二硫化钼进行相转变,使其由半导体相(2H)向金属相(1T)转变,使器件内金属-半导体接触类型由传统的3D/2D面接触过渡为具有原子级锐利界面的2D/2D型边缘接触,实现了擦写速度在10纳秒至100纳秒、循环耐久性超过300万次的高性能存储器件。报道引述翟天佑说:“通过对比传统面接触电极与新型边缘接触,该研究说明了优化制备二维浮栅存储器件内金属-半导体接触界面对改善其擦写速度、循环寿命等关键性能有重要作用。”

封面图片

北京大学一天宣布两大超越硅基芯片极限重大成果

北京大学一天宣布两大超越硅基芯片极限重大成果其中,《Nature》杂志创刊于1869年,由SpringerNature出版社出版。150多年以来,《Nature》杂志为卓越研究指引方向,内容涵盖了自然科学各个研究领域,尤其在生物学、医学、物理学等领域的卓有成就。《Nature》杂志报道和评论各学科领域最新的研究成果和最重要的突破,为科学探索和论道提供平台,也是热门科学新闻的来源。2023年3月23日,《Nature》杂志发表了北京大学三项成果。包括生命科学学院的《FcμR受体对免疫球蛋白IgM的识别》,化学与分子工程学院的《外延高k栅氧化物集成型二维鳍式晶体管》(2DFinfield-effecttransistorsintegratedwithepitaxialhigh-kgateoxide)和电子学院的《二维硒化铟弹道晶体管》(Ballistictwo-dimensionalInSetransistors)。其中后两项成果是超越硅基芯片极限问题的突破。北大在《Nature》杂志上演“帽子戏法”,图源:北京大学当前,芯片制程已经进入3nm技术节点。中国台积电公司和韩国三星电子公司都于2022年宣布3nm芯片实现量产。学术界和工业界都在展望1nm及以下芯片的美好发展前景。晶体管是芯片的最核心、最基础的单元(没有之一),通过新一代材料、新一代装备、新一代器件、新一代工艺、新一代架构等创新方式,芯片的集成度得以不断提高,进而不断提升能效和算力。但是,当前的硅基芯片尺寸微缩正在逼近硅基材料物理极限,短沟道效应和热效应日趋显著,新一代材料的探索与研究迫在眉睫。抑制短沟道效应,降低亚阈值漏电流,突破芯片算力、能效和集成瓶颈,日益成为各国芯片研究者关注的热点。以下是北京大学的两大芯片重大研究成果简介。▶成果1、全球首例外延高κ栅介质集成型二维鳍式晶体管二维新材料精准合成与新架构集成是后摩尔时代高速低功耗芯片的技术瓶颈。针对全新三维架构中二维沟道材料与介电质集成这一科学难题和实际应用需求,北京大学研究者独辟蹊径,报道了世界首例二维半导体鳍片/高κ栅氧化物异质结阵列的外延生长及其三维架构的集成制备,基于自主研发的新型二维铋基材料体系,实现了自支撑高迁移率二维半导体Bi2O2Se垂直鳍片的精准合成。合可控氧化手段,实现了晶圆级二维Bi2O2Se垂直鳍片/高κ自氧化物Bi2SeO5的异质集成。成果1论文,图源:《Nature》杂志北京大学研究者研制了高性能二维鳍式场效应晶体管(2DFinFET)。演示了Bi2O2Se/Bi2SeO5二维鳍式晶体管电子学上的优势和潜力。该原创性工作突破了后摩尔时代高速低功耗芯片的关键新材料与新架构三维异质集成瓶颈,为开发突破硅基晶体管极限的未来芯片技术带来新机遇。高κ栅氧化物集成型二维鳍式晶体管(2DFinFET)示意图,图源:北京大学▶成果2、迄今世界速度最快、能耗最低的二维半导体晶体管当前传统硅基场效应晶体管的性能逐渐接近其本征物理极限。二维(2D)材料凭借其原子级厚度与平整度、优异的电学性能,被认为是支持进一步小型化和集成电子的潜在材料。但是,迄今为止,所有二维晶体管所实现的性能均不能媲美业界先进硅基晶体管,其实验结果远落后于理论预测。成果2论文,图源:《Nature》杂志国际器件与系统路线图(IRDS)预测,对于硅基金属氧化物半导体(MOS)场效应晶体管(FETs),栅极长度的缩放将停止在12nm,最终电源电压将不会下降到小于0.6V。这要求了硅基芯片在缩放过程结束时的最终集成密度和功耗。基于具有原子尺度厚度的高迁移率的硒化铟(InSe)材料,北京大学研究者首次使得二维晶体管实际性能超过Intel商用10纳米节点的硅基Fin晶体管,并且将二维晶体管的工作电压降到0.5V,这也是世界上迄今速度最快能耗最低的二维半导体晶体管。北京大学研究者这项工作突破了长期以来阻碍二维电子学发展的关键科学瓶颈,将n型二维半导体晶体管的性能首次推近理论极限,率先在实验上证明出二维器件性能和功耗上优于先进硅基技术,为推动二维半导体技术的发展提供了崭新的机遇。弹道二维硒化铟晶体管与先进节点硅基晶体管的比较,图源:北京大学北大芯片研究者的不懈努力根据北京大学的宣传材料,近年来,我国“芯片荒”这一“老大难”问题屡屡成为焦点。为了让“卡脖子”的手松一点,北大人一直在这条荆棘丛生的道路上砥砺前行,力求为我国集成电路技术的迭代升级事业添砖加瓦。根据北京大学的宣传材料,每一篇文章的背后,都凝缩了团队每一位成员的心血,是数十名北大人历经无数失败与彻夜难眠后,结出的那颗最耀眼的结晶。北大是常为新的。一篇篇研究成果即是一个个清晰见证,诉说着北大人推动科学的发展、谋求人类的进步的初心与使命。两项成果采用的国外材料、设备及软件根据《Nature》杂志上成果1公开论文:Bi2O3和Bi2Se3材料来自阿法埃莎(AlfaAesar,美国赛默飞世尔科技公司旗下企业)。光刻胶来自德国的AllresistEN,激光光刻装置来自德国Heidelberg仪器公司。UV臭氧发生器来自美国Novascan公司,扫描电镜来自日本Hitachi,原子力显微镜来自美国Bruker公司,聚焦离子束来自美国赛默飞,半导体分析仪来自美国Keithley,磁控溅射仪来自日本ULVAC,模拟软件采用维也纳大学Hafner小组开发的进行电子结构计算和量子力学-分子动力学模拟软件包。▶成果1、其余的材料、设备及软件没有公布。根据《Nature》杂志上成果2公开论文:原子层沉积设备来自采用的是芬兰Beneq公司,电子束光刻设备采用的是德国Raith,扫描电镜来自德国蔡司,原子力显微镜来自美国Veeco,透射电镜来自日本JEOL,半导体分析仪来自美国Keithley,真空低温探针台来自美国LakeShore。▶成果2、其余的材料、设备及软件没有公布。可以看到,北京大学这两项重大成果的突破主要是基于西方国家的材料、设备和软件获取的。国内的芯片材料、设备和软件供应商仍然任重道远。...PC版:https://www.cnbeta.com.tw/articles/soft/1352207.htm手机版:https://m.cnbeta.com.tw/view/1352207.htm

封面图片

西电郝跃院士在超陡垂直晶体管器件研究方面取得进展

西电郝跃院士在超陡垂直晶体管器件研究方面取得进展该工作报道一种新型晶体管器件技术,将电阻阈值开关与垂直晶体管进行集成,实现了兼具超陡亚阈值摆幅与高集成密度潜力的垂直沟道晶体管,电流开关比超过8个数量级且室温亚60mV/dec电流范围超过6个数量级,为后摩尔时代高性能晶体管技术提供了一种新的器件方案。随着集成电路制造工艺下探亚5纳米技术节点,传统的晶体管尺寸微缩路线无法像过去一样使能“器件-芯片”性能提升与成本控制。在此背景下,学术界与工业界近年来提出多种创新器件技术,以期克服常规MOSFET的技术局限。其中,三星、IBM、欧洲微电子中心(IMEC)等国际研发机构推出了垂直输运场效应晶体管(vertical-transportfield-effecttransistor,VTFET)器件技术。通过将电流方向从传统MOSFET的平面方向转换为垂直方向,该器件结构有望在芯片上垂直构造晶体管,从而大幅降低器件占有空间,提高集成密度。受此启发,西电研究团队采用超薄二维异质结构造VTFET半导体沟道并与电阻阈值开关(TS)垂直集成,实现超陡垂直晶体管(TS-VTFET)。这一器件技术借助超薄二维半导体出色的静电调控,大幅提升器件栅控能力;同时,借助电阻阈值开关的电压控制“绝缘-导电”相变特性,该器件的室温亚阈值摆幅达到1.52mV/dec,远低于常规MOSFET室温亚阈值摆幅高于60mV/dec的理论极限。此外,在发表的概念验证工作中,研究团队制备的超陡垂直晶体管表现出强大性能,包括电流开关比高于8个数量级、亚60mV/dec电流区间超过6个数量级、漏电流小于10fA等,为后摩尔时代高性能低功耗晶体管技术提供了一种新的方案。...PC版:https://www.cnbeta.com.tw/articles/soft/1419269.htm手机版:https://m.cnbeta.com.tw/view/1419269.htm

封面图片

麻省理工学院的研究人员实现在硅片上直接生长出晶体管

麻省理工学院的研究人员实现在硅片上直接生长出晶体管麻省理工学院的团队克服了这一挑战,创造了一种低温生长工艺,保留了芯片的完整性,使二维半导体晶体管可以直接集成在标准硅电路之上。新方法在整个8英寸晶圆上生长出一个光滑、高度均匀的层,而不像以前的方法,在将二维材料转移到芯片或晶圆之前,要在其他地方生长二维材料。这一过程经常导致不完美,对设备和芯片性能产生负面影响。此外,这项新技术可以在不到一个小时的时间里在8英寸晶圆上生长出一层均匀的TMD材料,与以前的方法相比,这是一个重大的改进,因为以前的方法需要一天以上的时间才能完成一个单层。这项技术的增强的速度和均匀性使它适合于商业应用,因为8英寸或更大的晶圆是必不可少的。研究人员专注于二硫化钼,一种灵活、透明的二维材料,具有强大的电子和光子特性,是半导体晶体管的理想选择。他们为金属有机化学气相沉积工艺设计了一种新炉子,它有独立的低温和高温区域。硅片被放置在低温区,同时气化的钼和硫前体流入炉内。钼保持在低温区,而硫前体在高温区分解,然后流回低温区,在硅片表面生长出二硫化钼。人工智能、汽车和高性能计算等新兴应用要求计算非常密集,而堆叠晶体管可能是一个挑战。这种新方法对行业有重大影响,能够快速、有效地将二维材料整合到工业制造中。未来的发展包括对该技术进行微调,以生长多层二维晶体管,并探索柔性表面的低温生长工艺,如聚合物、纺织品,甚至是纸张。...PC版:https://www.cnbeta.com.tw/articles/soft/1357631.htm手机版:https://m.cnbeta.com.tw/view/1357631.htm

封面图片

可重构晶体管可通过编程执行不同功能

可重构晶体管可通过编程执行不同功能研究人员解释说,射频晶体管是电子电路和芯片设计技术的重大突破。可编程晶体管使用的材料与半导体工业使用的材料相同,即硅和锗,它们可以显著改善功耗和能效。传统的晶体管开发包括化学掺杂,这是一种用外来原子"污染"半导体材料的技术。掺杂过程决定了电流的流动方向,一旦晶体管被制造出来就无法改变。射频晶体管用静电掺杂取代了化学掺杂,这是一种不会永久改变半导体材料化学结构的新方法。一旦电场取代了"复杂而昂贵"的化学掺杂过程,晶体管就可以动态地重新配置,以执行不同的逻辑运算。维也纳工业大学教授沃尔特-韦伯(WalterM.Weber)说,重配置工作在"基本开关单元",而不是将信息路由到固定的功能单元。韦伯补充说,这种方法对于构建未来的可重构计算和人工智能应用"大有可为"。研究人员于2021年开发出了RFET基本技术,现在他们已经证明可重写晶体管可用于构建芯片中的所有基本逻辑电路。最近发表的研究报告展示了一种反相器、NAND/NOR和XOR/XNOR门,它们能够在运行时动态切换工作模式。静电掺杂所需的额外栅极需要占用空间,这意味着RFET并不像标准CMOS晶体管那么小。新的可编程晶体管不可能很快取代固定晶体管,但它们可以共存,并为某些灵活性至关重要的计算应用提供动力。研究人员解释说,RFET的可重构特性可以减少逻辑电路所需的晶体管总数。更少的晶体管意味着制造芯片所需的空间更小,功耗也会降低。通过切换单个晶体管或整个电路的极性,单个电路可以提供多种功能。...PC版:https://www.cnbeta.com.tw/articles/soft/1425449.htm手机版:https://m.cnbeta.com.tw/view/1425449.htm

封面图片

Intel预告万亿晶体管芯片时代:FinFET将被淘汰

Intel预告万亿晶体管芯片时代:FinFET将被淘汰过去50多年来,半导体行业都深受摩尔定律的影响,这一黄金定律引领着芯片技术的进步,不过近年来摩尔定律也被认为落伍了,作为铁杆捍卫者的Intel现在站出来表示摩尔定律没死,2030年芯片密度就提升到1万亿晶体管,是目前的10倍。在上周的Hotchips2022会议上,IntelCEO基辛格做了主题演讲,他提到先进封装技术将推动摩尔定律发展,将发展出SystemonPackage,简称SOP,芯片制造厂提供的不再是单一的晶圆生产,而是完整的系统级服务,包括晶圆生产、先进封装及整合在一起的软件技术等。根据基辛格所说,目前的芯片最多大概有1000亿晶体管,未来SOP技术发展之后,到2030年芯片的密度将提升到1万亿晶体管,是目前的10倍。不过要想实现10倍的晶体管密度提升,还要有技术突破,目前在用的FinFET晶体管技术已经到了极限,Intel将会在2024年量产的20A工艺上放弃FinFET技术,转向RibbonFET及PowerVIA等下一代技术。根据Intel所说,RibbonFET是Intel对GateAllAround晶体管的实现,它将成为公司自2011年率先推出FinFET以来的首个全新晶体管架构。该技术加快了晶体管开关速度,同时实现与多鳍结构相同的驱动电流,但占用的空间更小。PowerVia是Intel独有的、业界首个背面电能传输网络,通过消除晶圆正面供电布线需求来优化信号传输。PC版:https://www.cnbeta.com/articles/soft/1309749.htm手机版:https://m.cnbeta.com/view/1309749.htm

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人