JEDEC应制造商要求放宽HBM4厚度 在现有粘合技术范围内实现16-Hi堆栈

JEDEC应制造商要求放宽HBM4厚度在现有粘合技术范围内实现16-Hi堆栈HBM4是内存领域的下一个大事件,每家公司都参与了该内存类型的最有效开发,因为它最终将为下一代市场的成功奠定基础。据ZDNetKorea报道,为了帮助制造商,JEDEC决定将12层和16层HBM4堆栈的HBM4封装厚度降低到775微米,因为更高的厚度水平会带来复杂性,而且与该工艺相关的需求也非常值得期待。此外,据说制造商以前曾采用混合键合工艺这种较新的封装技术来减少封装厚度,因为这种工艺使用板载芯片和晶片直接键合。不过,由于HBM4内存将是一项新技术,预计采用混合键合技术将导致整体价格上涨,这意味着下一代产品将更加昂贵,但混合键合技术的使用还不确定,因为HBM制造商可能会利用JEDEC做出的"放宽"。至于我们何时能看到基于HBM4的产品亮相,SKhynix计划在2026年实现量产,最初的样品预计每堆栈容量高达36GB。众所周知,HBM4将彻底改变人工智能市场的计算性能,因为这种内存类型将采用"革命性"的板载芯片配置,把逻辑和半导体结合到单个封装中。由于台积电和SKhynix最近建立了联盟,HBM和半导体市场有望在合作的环境中发展。...PC版:https://www.cnbeta.com.tw/articles/soft/1423532.htm手机版:https://m.cnbeta.com.tw/view/1423532.htm

相关推荐

封面图片

消息称 HBM4 标准放宽 三星、SK 海力士推迟引入混合键合技术

消息称HBM4标准放宽三星、SK海力士推迟引入混合键合技术据科技媒体ZDNETKorea报道,业界消息称,国际半导体标准组织(JEDEC)的主要参与者最近同意将HBM4产品的标准定为775微米(μm),比上一代的720微米更厚。据悉,该协议预计将对三星电子、SK海力士、美光等主要内存制造商的未来封装投资趋势产生重大影响。如果封装厚度为775微米,使用现有的键合技术就可以充分实现16层DRAM堆叠HBM4。考虑到混合键合的投资成本巨大,存储器公司很可能将重点放在升级现有键合技术上。

封面图片

16-Hi堆栈和3D封装的三星HBM4内存正在开发中 将于2025年亮相

16-Hi堆栈和3D封装的三星HBM4内存正在开发中将于2025年亮相该公司目前的HBM产品组合包括作为顶级产品的HBM3E"Shinebolt",采用24GbDRAM,容量达36GB,传输速度达9.8Gbps。该内存技术采用2.5D封装,支持12Hi的堆叠。三星HBM产品组合的下一个演变将以HBM4的形式出现。这种特殊内存的代号目前尚不清楚,但它应该会有更大的发展。从规格开始,三星的HBM4内存预计将包含多达16-Hi堆栈,如果我们使用相同的24Gb模块可以组合出高达256GB的HBM4容量,速度非常快,而目前的峰值约为10Gbps。三星表示:首先是"细分"。在早期市场,硬件的通用性非常重要,但在未来,随着围绕杀手级应用的服务日趋成熟,硬件基础设施将不可避免地经历一个针对每种服务进行优化的过程。三星电子计划通过统一核心芯片、多样化封装和基础芯片(如8H、12H和16H)来应对。目前,NVIDIA的BlackwellB100/B200和AMD的InstinctMI300GPU可提供高达192GB的HBM容量。前者采用较新的HBM3E标准,后者采用HBM3DRAM解决方案。这两款GPU都有8个HBM位点,每个位点都有12-Hi堆栈,因此如果将这些位点升级到较新的16-Hi堆栈,就可以获得256GB的容量。这还不算HBM4将推出的更密集的DRAM模块(24Gb+)。如果说从下一代HBM4开始,为解决功耗墙问题而进行的第一次创新是从推出使用逻辑工艺的基础芯片开始的,那么随着从目前的2.5DHBM逐步发展到3DHBM,将出现第二次创新。随着DRAM单元和逻辑的发展,预计将出现第三次创新,如HBM-PIM。目前,我们正在与客户和合作伙伴讨论如何实现这些创新,并将积极规划和准备开拓市场。此外,HBM4背后的另一项关键技术将是3D封装的利用。最近,JEDEC放宽了对HBM4内存的要求,允许公司利用现有的粘合技术。下一代3D封装还可能克服与混合粘合相关的一些价格问题。AMD预计将通过MI350和MI370系列更新其MI300产品线,这些产品线预计将增加容量,而NVIDIA则可能在HBM4供应稳定后更新其BlackwellGPU,以便在未来推出速度更快的产品。...PC版:https://www.cnbeta.com.tw/articles/soft/1427795.htm手机版:https://m.cnbeta.com.tw/view/1427795.htm

封面图片

台积电准备推出基于12和5纳米节点的下一代HBM4基础芯片

台积电准备推出基于12和5纳米节点的下一代HBM4基础芯片访问:NordVPN立减75%+外加3个月时长另有NordPass密码管理器作为2024年欧洲技术研讨会演讲的一部分,台积电提供了有关将为HBM4制造的基础芯片的一些新细节,该芯片将使用逻辑工艺构建。由于台积电计划采用其N12和N5工艺的变体来完成这项任务,该公司预计在HBM4制造工艺中占据有利地位,因为内存工厂目前没有能力经济地生产如此先进的逻辑芯片——如果他们能够生产的话他们根本。对于第一波HBM4,台积电准备使用两种制造工艺:N12FFC+和N5。虽然它们服务于相同的目的——将HBM4E内存与下一代AI和HPC处理器集成——但它们将以两种不同的方式用于连接AI和HPC应用程序的高性能处理器的内存。台积电设计与技术平台高级总监表示:“我们正在与主要HBM内存合作伙伴(美光、三星、SK海力士)合作,在先进节点上实现HBM4全堆栈集成。”“N12FFC+具有成本效益的基础芯片可以达到HBM的性能,而N5基础芯片可以在HBM4速度下以低得多的功耗提供更多逻辑。”台积电采用N12FFC+制造工艺(12nmFinFetCompactPlus,正式属于12nm级技术,但其根源于台积电经过充分验证的16nmFinFET生产节点)制造的基础芯片将用于在硅片上安装HBM4内存堆栈片上系统(SoC)旁边的中介层。台积电认为,他们的12FFC+工艺非常适合实现HBM4性能,使内存供应商能够构建12-Hi(48GB)和16-Hi堆栈(64GB),每堆栈带宽超过2TB/秒。“我们还在针对HBM4优化CoWoS-L和CoWoS-R,”台积电高级总监说道。“CoWoS-L和CoWoS-R都[使用]超过八层,以实现HBM4的路由超过2,000个互连,并具有[适当的]信号完整性。”N12FFC+上的HBM4基础芯片将有助于使用TSMC的CoWoS-L或CoWoS-R先进封装技术构建系统级封装(SiP),该技术可提供高达8倍标线尺寸的中介层—足够的空间容纳多达12个HBM4内存堆栈。根据台积电的数据,目前HBM4可以在14mA电流下实现6GT/s的数据传输速率。“我们与Cadence、Synopsys和Ansys等EDA合作伙伴合作,验证HBM4通道信号完整性、IR/EM和热精度,”台积电代表解释道。同时,作为一种更先进的替代方案,内存制造商还可以选择采用台积电的N5工艺来生产HBM4基础芯片。N5构建的基础芯片将封装更多的逻辑,消耗更少的功耗,并提供更高的性能。但可以说,最重要的好处是,这种先进的工艺技术将实现非常小的互连间距,约为6至9微米。这将允许N5基础芯片与直接键合结合使用,从而使HBM4能够在逻辑芯片顶部进行3D堆叠。直接键合可以实现更高的内存性能,这对于总是寻求更多内存带宽的AI和HPC芯片来说预计将是一个巨大的提升。我们已经知道台积电和SK海力士在HBM4基础芯片上进行合作。台积电也可能为美光生产HBM4基础芯片。否则,我们会更惊讶地看到台积电与三星合作,因为该集团已经通过其三星代工部门拥有自己的先进逻辑工厂。台积电特殊工艺产能扩产50%随着德国和日本的新工厂全部建成,以及中国产能的扩张,台积电计划到2027年将其特种技术产能扩大50%。该公司在欧洲技术研讨会上透露本周,台积电预计不仅需要转换现有产能以满足特殊工艺的需求,甚至还需要为此目的建造新的(绿地)晶圆厂空间。这一需求的主要驱动力之一将是台积电的下一个专用节点:N4e,一个4纳米级超低功耗生产节点。“过去,我们总是对即将建成的晶圆厂进行审查阶段,但在台积电很长一段时间以来,我们第一次开始建设绿地晶圆厂,以满足未来的专业技术要求,”台积电业务发展和海外运营办公室高级副总裁KevinZhang博士出席活动时候说。“在未来四到五年内,我们的专业产能实际上将增长1.5倍。通过这样做,我们实际上扩大了制造网络的覆盖范围,以提高整个晶圆厂供应链的弹性。”除了N5和N3E等著名的主要逻辑节点之外,台积电还为功率半导体、混合模拟I/O和超低功耗应用(例如物联网)等应用提供一套专用节点。这些通常基于该公司的落后制造工艺,但无论底层技术如何,这些节点的容量需求都随着台积电主要逻辑节点的需求而增长。所有这些都要求台积电重新评估他们如何规划其专业节点的容量。台积电近年来的扩张战略追求几个目标。其中之一是在台湾以外建立新的晶圆厂;另一个是普遍扩大产能,以满足未来对所有类型工艺技术的需求——这就是该公司正在建设专业节点产能的原因。目前,台积电最先进的专用节点是N6e,是N7/N6的变体,支持0.4V至0.9V之间的工作电压。对于N4e,台积电正在考虑低于0.4V的电压。尽管目前台积电并未透露太多计划节点的技术细节;考虑到该公司在这里的历史,我们预计一旦新流程准备就绪,他们明年将有更多的话题可以讨论。...PC版:https://www.cnbeta.com.tw/articles/soft/1431253.htm手机版:https://m.cnbeta.com.tw/view/1431253.htm

封面图片

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片访问:NordVPN立减75%+外加3个月时长另有NordPass密码管理器作为2024年欧洲技术研讨会演讲的一部分,台积电提供了一些有关其将为HBM4制造的基础模具的新细节,这些模具将使用逻辑工艺制造。由于台积电计划采用其N12和N5工艺的变体来完成这项任务,该公司有望在HBM4制造工艺中占据有利地位,因为内存工厂目前还不具备经济地生产这种先进逻辑芯片的能力(如果它们能生产的话)。对于第一波HBM4,台积电准备采用两种制造工艺:N12FFC+和N5。虽然它们的目的相同--将HBM4E内存与下一代AI和HPC处理器集成,但它们将以两种不同的方式连接用于AI和HPC应用的高性能处理器内存。台积电设计与技术平台高级总监表示:"我们正与主要的HBM存储器合作伙伴(美光、三星、SK海力士)合作,在先进节点上实现HBM4全堆栈集成。N12FFC+高性价比基础芯片可以达到HBM的性能,而N5基础芯片可以在HBM4速度下以更低的功耗提供更多的逻辑。"台积电采用N12FFC+制造工艺(12纳米FinFetCompactPlus,正式属于12纳米级别的技术,但其根源来自台积电久经考验的16纳米FinFET生产节点)制造的基础芯片将用于在系统级芯片(SoC)旁边的硅中间件上安装HBM4存储器堆栈。台积电认为,他们的12FFC+工艺非常适合实现HBM4性能,使内存供应商能够构建12-Hi(48GB)和16-Hi堆栈(64GB),每堆栈带宽超过2TB/秒。高级总监说:"我们还在为HBM4优化CoWoS-L和CoWoS-R。CoWoS-L和CoWoS-R都[使用]超过八层,以实现HBM4的2000多个互连的路由,并具有[适当的]信号完整性"。N12FFC+上的HBM4基础芯片将有助于使用台积电的CoWoS-L或CoWoS-R先进封装技术构建系统级封装(SiP),该技术可为内插件提供高达8倍网纹尺寸的空间,足以容纳多达12个HBM4存储器堆栈。根据台积电的数据,目前,HBM4在电流为14mA时的数据传输速率可达6GT/s。台积电代表解释说:"我们与Cadence、Synopsys和Ansys等EDA合作伙伴合作,对HBM4通道信号完整性、IR/EM和热精度进行认证。"同时,作为更先进的替代方案,内存制造商还可以选择台积电的N5工艺来生产HBM4基础芯片。采用N5工艺的基础芯片将包含更多的逻辑,功耗更低,性能更高。但可以说最重要的好处是,这种先进的工艺技术将实现非常小的互连间距,大约为6至9微米。这将使N5基本芯片与直接键合技术结合使用,从而使HBM4可以直接在逻辑芯片上进行三维堆叠。直接键合技术可实现更高的内存性能,这对于一直在渴求更多内存带宽的人工智能和高性能计算芯片来说将是一个巨大的推动。我们已经知道台积电和SKHynix正合作开发HBM4基础芯片。台积电很可能也会为美光生产HBM4基础芯片。否则,我们会更惊讶地看到台积电与三星合作,因为这家企业集团已经通过其三星代工部门拥有了自己的先进逻辑晶圆厂。...PC版:https://www.cnbeta.com.tw/articles/soft/1431173.htm手机版:https://m.cnbeta.com.tw/view/1431173.htm

封面图片

三星电子将于 2025 年推出新一代 HBM4 内存

三星电子将于2025年推出新一代HBM4内存三星量产了HBM2E和HBM3,并开发了每秒9.8千兆比特(Gbps)的HBM3E,我们将很快开始向客户提供样品,以丰富HPC/AI生态系统。展望未来,HBM4预计将于2025年推出,目前正在开发针对高热性能进行优化的技术,如非导电膜(NCF)组装和混合铜键合(HCB)。帖子中提供的信息显示,三星已经获得了潜在客户对其HBM3内存工艺的兴趣,其中英伟达(NVIDIA)等公司处于领先地位。随着人工智能(genAI)的发展,对相关硬件的要求达到了新的高度,因此对HBM3等必要组件的需求也迅速增加。英伟达正试图实现供应链的多元化,而三星电子在这方面就派上了用场,因为该公司拥有充足的设备来满足人工智能加速器对DRAM的需求。除了当前一代的进展,三星还计划快速推进下一代HBM4工艺,预计将于2025年亮相。虽然有关内存类型的具体细节不多,但三星透露,HBM4将采用"非导电薄膜"和"混合铜键合",这将有助于提高内存工艺的能效和散热性能。HBM4的确将标志着向下一代人工智能加速器的过渡,为业界的计算能力打开新的大门。三星正在成为一家"与众不同"的供应商,尤其是该公司还在专注于开发芯片封装设备。鉴于该公司成功地赢得了潜在客户的信任,我们有可能看到这家韩国巨头的存储器部门在未来几年重振雄风。...PC版:https://www.cnbeta.com.tw/articles/soft/1389583.htm手机版:https://m.cnbeta.com.tw/view/1389583.htm

封面图片

SK hynix宣布2026年量产HBM4 为下一代AI GPU做准备

SKhynix宣布2026年量产HBM4为下一代AIGPU做准备随着人工智能在市场上的应用迅速增加,我们在迈向未来的过程中需要更强的计算能力,值得注意的是,HBM在人工智能计算如何定位自己的现代生活中发挥了至关重要的作用,因为它是制造人工智能加速器的关键部件。SKhynix副总裁KimChun-hwan在2024年韩国半导体展(SEMICONKorea2024)上发表主题演讲时透露,该公司打算在2026年之前开始量产HBM4,并声称这将推动人工智能市场的巨大增长。他认为,除了早日实现下一代产品过渡之外,重要的是要认识到HBM行业面临着巨大的需求;因此,创造一种既能无缝供应又具有创新性的解决方案更为重要。Kim认为,到2025年,HBM市场预计将增长高达40%,并已提前定位,以充分利用这一市场。关于对HBM4的期待,Trendforce分享的路线图预计,首批HBM4样品的每个堆栈容量将高达36GB,而完整规格预计将在2024-2025年下半年左右由JEDEC发布。首批客户样品和可用性预计将于2026年推出,因此距离我们看到新的高带宽内存人工智能解决方案的实际应用还有很长的时间。目前还不确定哪种类型的人工智能产品将采用新工艺,因此我们暂时无法做出任何预测。随着SKhynix的加入,HBM市场的竞争似乎会变得更加激烈,哪家公司会崛起并登上王者宝座,让我们拭目以待。...PC版:https://www.cnbeta.com.tw/articles/soft/1415875.htm手机版:https://m.cnbeta.com.tw/view/1415875.htm

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人