三星：2025年量产2nm工艺 2027年挺进1.4nm

三星：2025年量产2nm工艺 2027年挺进1.4nm 据悉，三星第一代2nm工艺SF2将于明年准备就绪，最先进的2nm工艺节点SF2Z将于2027年量产商用，它采用先进的后端供电网络（BSPDN）技术，可以提高电源效率。值得注意的是，三星2nm工艺进一步完善了多桥-通道场效应晶体管（MBCFET）架构，具有独特的外延和集成工艺，与基于FinFET的工艺技术相比，晶体管性能提升了11%-46%，可变性降低26%，同时漏电降低约50%。值得注意的是，在今年2月，三星宣布与Arm展开合作，提供基于最新的GAA晶体管技术，优化下一代Arm Cortex-X/Cortex-A CPU内核，尽可能地提高了性能和效率。 ... PC版： 手机版：

台积电公布A16 1.6nm工艺：对比2nm性能提高10%、功耗降低20%

台积电公布A16 1.6nm工艺：对比2nm性能提高10%、功耗降低20% 据了解，台积电在此次的北美技术论坛中，首度公开了台积电A16（1.6nm）技术，结合领先的纳米片晶体管及创新的背面供电（backside power rail）解决方案以大幅提升逻辑密度及性能，预计于2026年量产。台积电还推出系统级晶圆（TSMC-SoWTM）技术，此创新解决方案带来革命性的晶圆级性能优势，满足超大规模数据中心未来对AI的要求。台积电指出，适逢台积电北美技术论坛举办30周年，出席贵宾人数从30年前不到100位，增加到今年已超过2,000位。北美技术论坛于美国加州圣塔克拉拉市举行，为接下来几个月陆续登场的全球技术论坛揭开序幕，本技术论坛亦设置创新专区，展示新兴客户的技术成果。台积电总裁魏哲家博士指出，我们身处AI赋能的世界，人工智慧功能不仅建置于数据中心，而且也内置于个人电脑、移动设备、汽车、甚至物联网之中。台积电为客户提供最完备的技术，从全世界最先进的硅芯片，到最广泛的先进封装组合与3D IC平台，再到串连数位世界与现实世界的特殊制程技术，以实现他们对AI的愿景。此次论坛公布新技术包括：台积电A16技术随着台积电领先业界的N3E技术进入量产，接下来的N2技术预计于2025年下半年量产，台积电在其技术蓝图上推出了新技术A16。据介绍，A16将结合台积电的超级电轨（Super PowerRail）构架与纳米片晶体管，预计于2026年量产。该超级电轨技术将供电网络移到晶圆背面，为晶圆正面释放出更多信号网络的布局空间，借以提升逻辑密度和性能，让A16适用于具有复杂信号布线及密集供电网络的高效能运算（HPC）产品。台积电表示，相较于N2P制程，A16在相同Vdd（工作电压）下，速度增快8-10%，在相同速度下，功耗降低15-20%，芯片密度提升高达1.10倍，以支持数据中心产品。台积电创新的NanoFlex技术支持纳米片晶体管台积电即将推出的N2技术将搭配TSMC NanoFlex技术，展现台积电在设计技术协同优化的崭新突破。TSMC NanoFlex为芯片设计人员提供了灵活的N2标准元件，这是芯片设计的基本构建模块，高度较低的元件能够节省面积并拥有更高的功耗效率，而高度较高的元件则将性能最大化。客户能够在相同的设计内存块中优化高低元件组合，调整设计进而在应用的功耗、性能及面积之间取得最佳平衡。N4C技术台积电还宣布将推出先进的N4C技术以因应更广泛的应用。N4C延续了N4P技术，晶粒成本降低高达8.5%且采用门槛低，预计于2025年量产。据介绍，N4C提供具有面积效益的基础硅智财及设计法则，皆与广被采用的N4P完全兼容，因此客户可以轻松移转到N4C，晶粒尺寸缩小亦提高良率，为强调价值为主的产品提供了具有成本效益的选择，以升级到台积电下一个先进技术。CoWoS、系统整合芯片、以及系统级晶圆（TSMC-SoW）台积电的CoWoS是AI革命的关键推动技术，让客户能够在单一中介层上并排放置更多的处理器核心及高带宽内存（HBM）。同时，台积电的系统整合芯片（SoIC）已成为3D芯片堆叠的领先解决方案，客户越来越趋向采用CoWoS搭配SoIC及其他元件的做法，以实现最终的系统级封装（System in Package，SiP）整合。台积电系统级晶圆技术提供了一个革新的选项，让12英寸晶圆能够容纳大量的晶粒，提供更多的运算能力，大幅减少数据中心的使用空间，并将每瓦性能提升好几个数量级。台积电已经量产的首款SoW产品采用以逻辑芯片为主的整合型扇出（InFO）技术，而采用CoWoS技术的芯片堆叠版本预计于2027年准备就绪，能够整合SoIC、HBM及其他元件，打造一个强大且运算能力媲美数据中心服务器机架或甚至整台服务器的晶圆级系统。硅光子整合台积电正在研发紧凑型通用光子引擎（COUPE）技术，以支持AI热潮带来的数据传输爆炸性成长。COUPE使用SoIC-X芯片堆叠技术将电子裸晶堆叠在光子裸晶之上，相较于传统的堆叠方式，能够为裸晶对裸晶界面提供最低的电阻及更高的能源效率。台积电计于2025年完成支持小型插拔式连接器的COUPE验证，接着于2026年整合CoWoS封装成为共同封装光学元件（Co-Packaged Optics，CPO），将光连接直接导入封装中。车用先进封装继2023年推出支持车用客户及早采用的N3AE制程之后，台积电借由整合先进芯片与封装来持续满足车用客户对更高运算能力的需求，以符合行车的安全与质量要求。台积电正在研发InFO-oS及CoWoS-R解决方案，支持先进驾驶辅助系统（ADAS）、车辆控制及中控电脑等应用，预计于2025年第四季完成AEC-Q100第二级验证。 ... PC版： 手机版：

Exynos原型据称正在三星最先进的2nm工艺上测试

Exynos原型据称正在三星最先进的2nm工艺上测试 根据之前的估计，3 纳米 GAA 工艺的良品率尚未超过 60%，要想真正让客户感兴趣，三星至少需要将这一数字提高到 70%。现在，据 Sedaily 报道，三星正在向 2 纳米工艺大步迈进，讨论的主题是为高通公司和三星的 LSI 部门生产原型产品。这是该公司首次被提及正在为其芯片组开发 2 纳米原型，这表明一款未命名的 Exynos 可能正处于早期测试阶段。此前有消息称，三星正在开发配备 10 核 CPU 集群的Exynos 2500，该芯片组将直接接替 Exynos 2400，但不太可能使用 2nm 工艺进行量产，因为这种光刻技术预计要到 2026 年才会投入使用。此前也有报道称，高通公司已要求三星和台积电提供 2nm 样品，但这项技术可能会用于骁龙 8 Gen 5，而不是即将推出的骁龙 8 Gen 4。就进展而言，三星已经在 2nm 工艺竞赛中赢得了与台积电的竞争优势，据说它获得了第一个客户一家名为 Preferred Networks (PFN) 的日本初创公司。这家韩国代工厂是否能保持健康的收益率是另一个争论的焦点，但它有可能通过提供有吸引力的折扣来安抚其第一位客户，因为据说这是该公司之前为争取更多未来客户而探索的一种策略。据透露，一款未命名的 Exynos 芯片可能正处于测试阶段，这表明三星并不打算在未来的旗舰智能手机中完全采用骁龙芯片组，这是经过深思熟虑的，因为高通公司对其高端 SoC 的定价已经到了难以承受的地步。凭借新一代 2nm 工艺，三星可能最终会扭转颓势，让我们拭目以待它如何保持这些良品率。 ... PC版： 手机版：