佳能纳米压印设备最快今年交付 可制造5nm芯片

佳能纳米压印设备最快今年交付 可制造5nm芯片 佳能表示，这套设备的工作原理和ASML的光刻机不同，并不利用光学图像投影的原理将集成电路的微观结构转移到硅晶圆上，而是更类似于印刷技术，直接通过压印形成图案。相较于目前已商用化的EUV光刻技术，尽管纳米压印技术的芯片制造速度要比传统光刻方式慢，但铠侠在2021年就曾表示，纳米压印技术可大幅减少耗能，并降低设备成本。原因在于纳米压印技术的制程较为简单，耗电量可压低至EUV技术的10%，并让设备投资降低至仅有EUV设备的40%。另外，纳米压印设备还可以使得芯片制造商降低对于ASML的EUV光刻机的依赖，使得台积电、三星等晶圆代工厂可以有第二个路线选择，可以更灵活的为客户生产小批量芯片。不过佳能CEO三井藤夫曾在采访中表示，佳能可能无法将这些设备出口到中国，“我的理解是，任何超过14nm技术的出口都是被禁止的，所以我认为我们无法销售。” ... PC版： 手机版：

佳能纳米压印设备最快今年出货 无法向中国出口

佳能纳米压印设备最快今年出货 无法向中国出口 据了解，纳米压印技术并不是利用光学图像投影的原理将集成电路的微观结构转移到硅晶圆上，而是更类似于印刷技术，直接通过压印形成图案。在晶圆上只压印1次，就可以在特定的位置形成复杂的2D或3D电路图。当下的5nm制程的先进半导体制造设备市场，则由ASML的EUV光刻机所垄断，单台价格约1.5亿美元。对于接下来更为先进的2nm及以下制程的芯片，ASML也推出了成本更为高昂的High-NA EUV光刻机，单台价格或将超过3亿美元，这也使得尖端制程所需的成本越来越高。相比之下，佳能的目前纳米压印技术将可以使得芯片制造商不依赖于EUV光刻机就能生产最小5nm制程节点的逻辑半导体。佳能半导体设备业务部长岩本和德此前还曾表示，如果改进光罩，纳米压印甚至可以生产2nm先进制程的芯片。佳能的纳米压印技术或许将有机会帮助佳能缩小其与ASML的差距。更为关键的是，佳能的纳米压印设备成本和制造成本都远低于ASML的EUV光刻机。岩本和德表示，客户的成本因条件而异，据估算1次压印工序所需要的成本，有时能降至传统曝光设备工序的一半。而且，因为纳米压印设备的规模较小，在研发等用途方面也更容易引进。据了解，采用纳米压印技术，将可使得整体的设备投资降低至EUV光刻产线设备的40%水平。虽然佳能并未公布其纳米压印设备的定价，但是，佳能CEO御手洗富士夫此前曾表示，该公司的纳米压印设备的“价格将比ASML的EUV光刻机低一位数（即仅有10%）”。在客户方面，佳能表示目前收到了半导体厂商、大学、研究所的很多咨询，以期待作为EUV设备的替代产品，使纳米压印设备备受期待。预计，该设备将可用于闪存、个人电脑用DRAM，以及逻辑等多种半导体生产用途上。不过，需要指出的是，纳米压印是完全不同于光刻技术的全新路径，因此它与现有的基于DUV或EUV光刻的产线是不兼容的.也就是说现有的大型芯片制造商无法再现有产线中直接使用纳米压印技术，需要重新建立全新的生产线，显然这将成为阻碍纳米压印推广的一个因素。目前中国半导体产业正受到美日荷的多方围堵，国内半导体制造商获取先进的半导体制造设备受到了限制，佳能的纳米压印设备或将为国内发展先进制程提供一条突破封锁的新路径。但是，佳能的纳米压印设备可能无法对中国大陆出口。查阅日本的出口管制清单发现，当中就有限制“可实现45nm以下线宽的压印光刻装置”。佳能CEO御手洗富士夫也在此前的采访中也曾表示，佳能可能无法将这些（基于纳米压印技术的）芯片制造设备出口到中国。“我的理解是，任何超过14nm技术的出口都是被禁止的，所以我认为我们无法销售。”不过，如果佳能的纳米压印设备能够在实际量产当中获得成功，也将为国内半导体制造提供一个可以绕过EUV光刻机继续发展先进制程的新思路，国产半导体设备厂商也可以选择纳米压印技术路线来开发相关的设备，来助力国产先进制程的进一步突破。 ... PC版： 手机版：

三星带来为穿戴设备而设的 5nm 芯片 Exynos W920

三星带来为穿戴设备而设的 5nm 芯片 Exynos W920 三星 公布了一款新的芯片，它基于 5nm EUV 制程并整合了 LTE modem，是专为手表等穿戴设备而设的产品。其内建有 Cortex-A55 双核心、Mali-G68 GPU 和专用于低功耗场景的 Cortex-M55 副核心，据官方介绍 CPU 性能较上代提升了 20%，GPU 性能升幅更是达到 10 倍。不光如此，得益于新的封装技术，W920 还号称是「如今可穿戴芯片市场中最紧凑」的产品。 基本确定会出现在即将到来的 Galaxy Watch 4 上首发。（） 规格还是比高通的强

佳能希望用更便宜的5纳米纳米压印光刻机挑战ASML

佳能希望用更便宜的5纳米纳米压印光刻机挑战ASML "我们希望在今年或明年......趁着市场热度开始出货。"佳能负责纳米压印光刻技术开发的工业部门负责人竹西宏明（Hiroaki Takeishi）说："这是一项非常独特的技术，它将使尖端芯片的生产变得简单而低成本。纳米压印光刻机的半导体节点宽度为 5 纳米，目标是最终达到 2 纳米。"Takeishi 说，这项技术主要解决了以前的缺陷率问题，但成功与否将取决于能否说服客户将其集成到现有的制造工厂是值得的。有人怀疑佳能是否有能力扰乱由 ASML 昂贵但复杂的极紫外（EUV）光刻工具引领的市场。然而，如果纳米压印能以更低的成本将产量提高到近 90%，它就能开辟出一片天地，尤其是在极紫外光供应难以满足激增的需求的情况下。据称，佳能的纳米压印设备成本仅为 ASML 设备的 40%，而运行功耗却降低了 90%。佳能最初专注于用此技术生产 3D NAND 存储器芯片，而不是复杂的处理器，因此同样需要应对限制对华销售的出口管制。Takeishi 表示，佳能将 "谨慎关注"制裁风险，但由于可选方案不多。佳能的纳米压印技术经过 15 年多的研发，如果能成功实现商业化应用，将能改变竞争格局，使新的竞争者能够以更低的成本生产领先的半导体产品。但是，新机器的缺陷率、集成挑战和地缘政治阻力能否让佳能在与芯片制造巨头的竞争中脱颖而出，还有待观察。 ... PC版： 手机版：

ASML已交付第三代EUV 可用于制造2nm芯片

ASML已交付第三代EUV 可用于制造2nm芯片 在ASML看来，Twinscan NXE:3800E代表了Low-NA EUV光刻技术在性能（每小时处理的晶圆数量）和精度方面的又一次飞跃。新的光刻设备可实现每小时处理195片晶圆的处理速度，相比Twinscan NXE:3600D的160片大概提升了22%，将来有可能提高至220片。此外，新工具还提供了小于1.1nm的晶圆对准精度。即便用于4/5nm芯片的生产，Twinscan NXE:3800E也能提升效率，让制造商可以提高芯片生产的经济性，实现更为高效且更具成本效益的芯片生产。更为重要的一点，是Twinscan NXE:3800E对于制造2nm芯片和后续需要双重曝光的制造技术有更好的效果，精度的提升会让3nm以下的制程节点受益。Twinscan NXE:3800E光刻机的价格并不便宜，机器的复杂性和功能是以巨大的成本为代价，每台大概在1.8亿美元。不过比起新一代High-NA EUV光刻机的报价，显然还是要低很多。此前有报道称，业界首款采用High-NA EUV光刻技术的TWINSCAN EXE:5200光刻机报价达到了3.8亿美元。ASML还会继续推进Low-NA EUV光刻设备的开发，接下来将带来新款Twinscan NXE:4000F，计划在2026年发布，这凸显了ASML对EUV制造技术的承诺。 ... PC版： 手机版：

台积电开始量产3纳米芯片

台积电开始量产3纳米芯片 台积电周四开始大规模生产下一代芯片，确保该岛仍然是华盛顿和北京政府争夺的一项关键技术的关键。 Apple Inc.的主要芯片制造商开始在台湾南部的台南园区批量生产先进的 3 纳米芯片。为此，台积电效仿三星电子公司，准备生产一项技术，该技术有望控制从 iPhone 到互联网服务器再到超级计算机的下一代尖端设备系列。 周四，台积电董事长刘德音表达了对芯片需求长期前景的信心，并承诺在台湾新竹和台中市生产未来几代 2nm 芯片。 “未来十年半导体产业将快速增长，台湾必将在全球经济中扮演更重要的角色，”刘说。对 3nm 芯片的需求“非常强劲”。 台湾拥有全球90%以上的尖端芯片制造能力。全球政策制定者和客户越来越担心他们对北京威胁要入侵的岛屿的技术依赖，并推动台积电将部分生产转移到国外。