英特尔 详解 PowerVia 芯片背部供电技术：将用于18Å /20Å 工艺

英特尔 详解 PowerVia 芯片背部供电技术：将用于18Å /20Å 工艺 以前在靠近硅基底的部分造晶体管，然后往上叠好几层电路，信号与供电线路都在晶体管同一侧； 现在 Intel 要把供电线路单独拿出来造在晶体管另一侧。做成夹心饼干。 优点是供电线路不需要再穿过15~20 层信号线路，线阻随之下降，功耗更低； 减少供电线路对信号线路对干扰； 金属层密度可以放宽，大幅度降低工艺的复杂性，有助于提高晶体管密度。 缺点是原本的硅基底被移除，晶圆刚性会明显减弱； 晶体管夹在两层线路中间，芯片调试难度大增，散热也比以前更困难； 制造过程中增加了很多步骤，会使得成本提高。

【SRAM技术遇到瓶颈】台积电透露，2023 年开发的 N3B 节点与前身 N5 节点使用的 SRAM 晶体管密度相同。英特尔似

【SRAM技术遇到瓶颈】台积电透露，2023 年开发的 N3B 节点与前身 N5 节点使用的 SRAM 晶体管密度相同。英特尔似乎也遇到了类似的问题，当 SRAM 晶体管密度没法继续缩小时，那占据芯片空间的比例就会越来越高，这不仅会增加芯片的制造成本，还可能会阻止某些微芯片架构的研发。 #抽屉IT

英特尔开始启用下一代至强全E核"Clearwater Forest"CPU

英特尔开始启用下一代至强全E核"Clearwater Forest"CPU 据 Phoronix报道，英特尔 Linux 工程师已经完成了对英特尔 Sierra Forest 系列（Clearwater Forest 的前身）的支持工作。就补丁的内容而言，这是一个"基本"补丁，为 Clearwater Forest Xeon CPU 添加了新的型号，现在它们在内核中被分配为"0xDD (221)"。另一个有趣的补充，或者说可能是验证，是提到了"Atom Darkmont"，预计这将是这些芯片的 E 核架构。这些内核预计是 Skymont E-Core 设计的升级版，之前的信息表明英特尔将保留Sierra Forest 芯片的288 个内核和 288 个线程，但这些都是基于代号为 Sierra Glen 的 Crestmont E-Core 架构。虽然有关 Clearwater Forest 系列的信息目前还很少，但我们知道它将采用英特尔的 18A 工艺，据说该工艺将对 RibbonFET 技术进行改进，从而实现晶体管和芯片性能的又一次重大飞跃。我们可能会看到处理器在性能上的巨大飞跃，不过，由于它们计划于 2025 年推出，我们还需要等待才能了解更多。 ... PC版： 手机版：

全力押注18A工艺节点 率先接收新型极紫外光刻机 英特尔即将领先台积电？

全力押注18A工艺节点 率先接收新型极紫外光刻机 英特尔即将领先台积电？ 目前，台积电和三星代工都在出货3nm芯片，明年下半年，两家公司都可能量产2nm芯片。据Motley Fool报道，今年晚些时候，英特尔将使用其 20A 工艺（相当于台积电和三星代工厂的 2 纳米），该工艺将用于制造英特尔的 Arrow Lake PC 芯片。因此，到那时，英特尔将拥有工艺领先地位，并且只有在明年英特尔推出其 18A 工艺节点（与台积电和三星代工厂相比时相当于 1.8 纳米）时，这种领先地位才会持续下去。后两者将于明年下半年推出 2nm 节点。英特尔的工艺节点将从今年的20A增加到2027年的14A预计到 2027 年，当英特尔的 14A（1.4 纳米）加入台积电和三星代工厂的 1.4 纳米产量时，所有人都将迎头赶上。最重要的是，随着工艺节点的缩小，这些芯片所使用的晶体管的尺寸会变得更小。这意味着一个组件内可以安装更多晶体管。芯片内的晶体管越多，通常芯片的功能就越强大和/或能效越高。但从今年晚些时候的 20A 生产开始，英特尔将凭借美国芯片制造商称为 PowerVia（也称为背面供电）的关键功能，在台积电和三星代工厂方面领先一些。台积电预计将在其 N2P 节点中使用这项技术，该节点将于 2026 年开始使用。三星代工预计将在明年推出的特定节点上使用背面供电，尽管三星代工尚未证实这一点。那么PowerVia是什么？大多数为芯片供电的小电线都位于构成硅元件的所有层的顶部。随着这些芯片变得越来越强大和复杂，顶部连接电源的电线正在与连接组件的电线竞争。这导致电力浪费和效率低下。PowerVia 将给芯片供电的电线移动到芯片的背面。因此，时钟速度可提高 6%，从而提高性能。再加上使用更先进的工艺节点带来的性能提升，其结果是使用更强大的芯片来运行更强大的设备。英特尔率先接收其高数值孔径极紫外光刻机英特尔首席执行官基辛格表示，“我把整个公司的赌注都押在了18A上。” 英特尔预计其18A节点的性能和效率将超过台积电的最佳水平。英特尔还与 Arm 签署了一项协议，允许 Arm 的芯片设计客户拥有使用英特尔 18A 工艺节点构建的低功耗 SoC。上个月，英特尔同意使用其 18A 工艺为微软打造定制芯片。四家未透露姓名的大公司（尚不清楚微软是否是这四家公司之一）已签约让英特尔使用 18A 工艺生产其芯片。 ... PC版： 手机版：

英特尔实现3D先进封装大规模量产 继续推进摩尔定律

英特尔实现3D先进封装大规模量产 继续推进摩尔定律 英特尔表示，在其最新完成升级的美国新墨西哥州Fab 9工厂，实现基于业界领先的半导体封装解决方案的大规模生产，其中包括英特尔突破性的3D封装技术Foveros。据了解，英特尔Foveros是3D先进封装技术，在处理器的制造过程中，能够以垂直而非水平方式堆叠计算模块。英特尔的Foveros和EMIB等封装技术，可以实现在单个封装中集成一万亿个晶体管，并在2030年后继续推进摩尔定律。摩尔定律是Intel创始人之一戈登·摩尔的经验之谈，其核心内容为：集成电路上可以容纳的晶体管数量，每经过18-24个月便会翻一番，而处理器的性能大约每2年翻一倍，同时价格降低一半。英特尔CEO帕特·基辛格此前也曾表示，“对于那些宣告我们(摩尔定律)已经死亡的批评者来说，在元素周期表用完之前，我们绝不会停下！” ... PC版： 手机版：

台积电为 A16 工艺推出背面供电网络技术

台积电为 A16 工艺推出背面供电网络技术 台积电 A16 工艺最重要的创新是引入了超级电源轨 (SPR)，这是一种复杂的背面供电网络 (BSPDN)。新工艺节点有望在相同电压下将时钟频率提高10%，在相同频率和复杂度下将功耗降低 15%-20%，根据实际设计使晶体管密度提高 7%-10%。 BSPDN 可以将信号网络和供电网络分离，提高晶体管密度并改善供电，从而影响性能。台积电的 SPR 使用特殊接触将背面供电网络插入每个晶体管的源极和漏极，同时还可以降低电阻，以获得尽可能高的性能和功率效率。从生产角度来看，这是最复杂的 BSPDN 实现之一，比英特尔的 Power Via 更复杂。