台积电推出A16新型晶片制造技术 预计将于2026年量产

台积电推出A16新型晶片制造技术 预计将于2026年量产 台湾积体电路制造公司（简称台积电）公布，所推出的A16新型晶片制造技术，A16晶片预计将于2026年下半年量产。 据路透社报道，台积电星期三（4月24日）在美国加州圣克拉拉举行的一场技术论坛上，做出上述宣布。台积电高管说，人工智能晶片制造商将比智能手机制造商更早采用上述技术。 台积电说，这项新科技将允许电力从晶片背面输送到计算晶片，有助于加快人工智能晶片的运算速度，而这是台积电与美国竞争对手英特尔一直在竞争的领域。 台积电商业发展高级副总裁张晓强对记者说，因应人工智能晶片公司的需求，公司比预期更早完成A16新型晶片制造技术的开发，但未具体说明是为哪些人工智能晶片公司制造这些晶片。 张晓强说，台积电不认为需要荷兰半导体巨头阿斯麦（ASML）出产的高数值孔径（High-NA）极紫外光刻机（EUV）制造A16晶片。 英特尔上周宣布，将向阿斯麦购买制造每台售价3亿7300万美元（约5亿800万新元）的高数值孔径紫外光刻机，用于制造14A晶片。英特尔今年2月称，公司所推出的14A新型晶片制造技术，将让他们超越台积电，生产出全世界运算速度最快的晶片。 2024年4月25日 3:04 PM

台积电为 A16 工艺推出背面供电网络技术

台积电为 A16 工艺推出背面供电网络技术 台积电 A16 工艺最重要的创新是引入了超级电源轨 (SPR)，这是一种复杂的背面供电网络 (BSPDN)。新工艺节点有望在相同电压下将时钟频率提高10%，在相同频率和复杂度下将功耗降低 15%-20%，根据实际设计使晶体管密度提高 7%-10%。 BSPDN 可以将信号网络和供电网络分离，提高晶体管密度并改善供电，从而影响性能。台积电的 SPR 使用特殊接触将背面供电网络插入每个晶体管的源极和漏极，同时还可以降低电阻，以获得尽可能高的性能和功率效率。从生产角度来看，这是最复杂的 BSPDN 实现之一，比英特尔的 Power Via 更复杂。

台积电公布A16 1.6nm工艺：对比2nm性能提高10%、功耗降低20%

台积电公布A16 1.6nm工艺：对比2nm性能提高10%、功耗降低20% 据了解，台积电在此次的北美技术论坛中，首度公开了台积电A16（1.6nm）技术，结合领先的纳米片晶体管及创新的背面供电（backside power rail）解决方案以大幅提升逻辑密度及性能，预计于2026年量产。台积电还推出系统级晶圆（TSMC-SoWTM）技术，此创新解决方案带来革命性的晶圆级性能优势，满足超大规模数据中心未来对AI的要求。台积电指出，适逢台积电北美技术论坛举办30周年，出席贵宾人数从30年前不到100位，增加到今年已超过2,000位。北美技术论坛于美国加州圣塔克拉拉市举行，为接下来几个月陆续登场的全球技术论坛揭开序幕，本技术论坛亦设置创新专区，展示新兴客户的技术成果。台积电总裁魏哲家博士指出，我们身处AI赋能的世界，人工智慧功能不仅建置于数据中心，而且也内置于个人电脑、移动设备、汽车、甚至物联网之中。台积电为客户提供最完备的技术，从全世界最先进的硅芯片，到最广泛的先进封装组合与3D IC平台，再到串连数位世界与现实世界的特殊制程技术，以实现他们对AI的愿景。此次论坛公布新技术包括：台积电A16技术随着台积电领先业界的N3E技术进入量产，接下来的N2技术预计于2025年下半年量产，台积电在其技术蓝图上推出了新技术A16。据介绍，A16将结合台积电的超级电轨（Super PowerRail）构架与纳米片晶体管，预计于2026年量产。该超级电轨技术将供电网络移到晶圆背面，为晶圆正面释放出更多信号网络的布局空间，借以提升逻辑密度和性能，让A16适用于具有复杂信号布线及密集供电网络的高效能运算（HPC）产品。台积电表示，相较于N2P制程，A16在相同Vdd（工作电压）下，速度增快8-10%，在相同速度下，功耗降低15-20%，芯片密度提升高达1.10倍，以支持数据中心产品。台积电创新的NanoFlex技术支持纳米片晶体管台积电即将推出的N2技术将搭配TSMC NanoFlex技术，展现台积电在设计技术协同优化的崭新突破。TSMC NanoFlex为芯片设计人员提供了灵活的N2标准元件，这是芯片设计的基本构建模块，高度较低的元件能够节省面积并拥有更高的功耗效率，而高度较高的元件则将性能最大化。客户能够在相同的设计内存块中优化高低元件组合，调整设计进而在应用的功耗、性能及面积之间取得最佳平衡。N4C技术台积电还宣布将推出先进的N4C技术以因应更广泛的应用。N4C延续了N4P技术，晶粒成本降低高达8.5%且采用门槛低，预计于2025年量产。据介绍，N4C提供具有面积效益的基础硅智财及设计法则，皆与广被采用的N4P完全兼容，因此客户可以轻松移转到N4C，晶粒尺寸缩小亦提高良率，为强调价值为主的产品提供了具有成本效益的选择，以升级到台积电下一个先进技术。CoWoS、系统整合芯片、以及系统级晶圆（TSMC-SoW）台积电的CoWoS是AI革命的关键推动技术，让客户能够在单一中介层上并排放置更多的处理器核心及高带宽内存（HBM）。同时，台积电的系统整合芯片（SoIC）已成为3D芯片堆叠的领先解决方案，客户越来越趋向采用CoWoS搭配SoIC及其他元件的做法，以实现最终的系统级封装（System in Package，SiP）整合。台积电系统级晶圆技术提供了一个革新的选项，让12英寸晶圆能够容纳大量的晶粒，提供更多的运算能力，大幅减少数据中心的使用空间，并将每瓦性能提升好几个数量级。台积电已经量产的首款SoW产品采用以逻辑芯片为主的整合型扇出（InFO）技术，而采用CoWoS技术的芯片堆叠版本预计于2027年准备就绪，能够整合SoIC、HBM及其他元件，打造一个强大且运算能力媲美数据中心服务器机架或甚至整台服务器的晶圆级系统。硅光子整合台积电正在研发紧凑型通用光子引擎（COUPE）技术，以支持AI热潮带来的数据传输爆炸性成长。COUPE使用SoIC-X芯片堆叠技术将电子裸晶堆叠在光子裸晶之上，相较于传统的堆叠方式，能够为裸晶对裸晶界面提供最低的电阻及更高的能源效率。台积电计于2025年完成支持小型插拔式连接器的COUPE验证，接着于2026年整合CoWoS封装成为共同封装光学元件（Co-Packaged Optics，CPO），将光连接直接导入封装中。车用先进封装继2023年推出支持车用客户及早采用的N3AE制程之后，台积电借由整合先进芯片与封装来持续满足车用客户对更高运算能力的需求，以符合行车的安全与质量要求。台积电正在研发InFO-oS及CoWoS-R解决方案，支持先进驾驶辅助系统（ADAS）、车辆控制及中控电脑等应用，预计于2025年第四季完成AEC-Q100第二级验证。 ... PC版： 手机版：

下一代改良工艺有望加速发挥台积电当前3纳米技术的优势

下一代改良工艺有望加速发挥台积电当前3纳米技术的优势 生产全球最先进芯片的竞争十分激烈，而台积电的产品路线图承诺，这场争夺战将异常激烈。首先，其性能优化的 N3P 节点即将问世，并将于 2024 年下半年投入量产，这将是该公司一段时间内最先进的节点。明年台积电将推出两个生产节点，它们将于 2025 年下半年进入大批量生产，有望加快 N3P 优势的发挥，这两个节点分别是 3 纳米级工艺 N3X 和 2 纳米级工艺 N2。N3X 专为高性能计算应用而定制，最高电压为 1.2V。根据 AnandTech 的研究，N3X 芯片可将 Vdd 从 1.0V 降至 0.9V，从而将功耗降低 7%，将性能提高 5%，或将晶体管密度提高约 10%。N2 采用全栅极（GAA）纳米片晶体管，这是台积电的首创，具有卓越的低 Vdd 性能，专为移动和可穿戴应用而设计。此外，台积电表示，N2 的超薄堆叠纳米片将 HPC 的节能计算提升到了一个新的水平。还将增加背面电源轨，以进一步提高性能。N2 技术将配备台积电 NanoFlex，这是一种设计-技术协同优化技术，可为设计人员提供 N2 标准单元的灵活性，其中短单元强调小面积和更高的能效，而高单元则最大限度地提高性能。客户可在同一设计块内优化短单元和高单元的组合。2026 年，台积电将再推出两个节点：N2P（2 纳米级）和 A16（1.6 纳米级）。与最初的 N2 相比，N2P 的功率有望降低 5%-10%，性能提升 5%-10%。不过，与之前公布的消息相反，N2P将不会采用背面功率传输网络，而是使用传统的功率传输机制。这意味着这种先进功率传输的集成将转移到包括 A16 在内的新一代节点上。台积公司上月发布了A16。A16 将结合台积公司的超级电源轨架构和纳米片晶体管，通过将前端路由资源专用于信号来提高逻辑密度和性能，使 A16 成为具有复杂信号路由和密集电源传输网络的高性能计算产品的理想选择。与台积电的 N2P 工艺相比，A16 将在相同 Vdd（正电源电压）下提高 8-10% 的速度，在相同速度下降低 15-20% 的功耗，并为数据中心产品提高高达 1.10 倍的芯片密度。 ... PC版： 手机版：

台积电A14工厂建设或延期 目前重点推进N2和A16制程

台积电A14工厂建设或延期 目前重点推进N2和A16制程 台积电表示，延期收地进度的原因是目前N2制程需求较大，预计明年量产，加上最近在北美技术论坛首次公布的A16制程也预计于2026年量产，根据目前市场和客户的需求情况，认为A14制程不是那么急迫，故而选择重点推进N2和A16制程，延后A14制程的相关工作。台积电的中部科学工业园二期园区A14工厂规划案在今年3月6日发布实施，目前已进入土地获取程序，中部科学工业园管理局从4月27日开始，就连续举办了四场土地所有权人协商会议。整个园区的开发面积达89公顷，预计购置费用约为237亿新台币（约合人民币52.69亿元）。其实此次台积电延期收地有可能是受到之前在日本、美国、德国等海外投资建厂的影响，公司内部资金链相对紧张，同时A16制程的研制成功和量产缓解了对于A14制程的急迫需求，故而选择延后计划。而A16制程工艺之所以能够延缓A14制程的急迫需求，是因为其使用了台积电的超级电轨（Super Power Rail）架构和纳米片晶体管，将供电接口转移至芯片背面，在正面释放出更多的布局空间，有效提升逻辑密度和效能。相比于N2P工艺，A16在相同工作电压下速度快了8-10%，或者在相同速度下，功耗降低了15-20%，同时密度提升了1.1倍，更适用于具有复杂讯号及密集供电网络的高性能计算（HPC）产品。 ... PC版： 手机版：

台积电高雄厂将生产2纳米晶片

台积电高雄厂将生产2纳米晶片 据台湾中央社星期三（8月9日）报道，台积电高雄建厂计划一波三折，最初计划建两座7纳米和28纳米厂，后因智能手机和个人电脑市场需求疲软，调整了7纳米厂的规划。目前，已正式决定高雄厂将导入先进的2纳米制程。 高雄市长陈其迈星期三也告诉媒体，高雄市政府一直跟台积电保持最密切的合作，也会做企业最坚强的靠山。他说，因制程调整，由之前的28跟7纳米，调整为先进制程，各式配套也要同步调整，高雄市会全力协助，让建厂更顺利。 据台积电的规划，2纳米制程将于2025年量产，采用纳米片电晶体结构。同时，台积电在2纳米发展出背面电轨解决方案，适用于高效能运算相关应用，目标在2025年下半年推出，2026年量产。