中国在二维高性能浮栅晶体管存储器方面取得重要进展

中国在二维高性能浮栅晶体管存储器方面取得重要进展 中国华中科技大学的材料成形与模具技术全国重点实验室教授翟天佑团队，在二维高性能浮栅晶体管存储器方面取得重要进展，研制了一种具有边缘接触特征的新型二维浮栅晶体管器件，与现有商业闪存器件性能对比，其擦写速度、循环寿命等关键性能均有提升。 新华社星期一（9月18日）报道上述消息。 浮栅晶体管作为一种电荷存储器，是构成当前大容量固态存储器发展的核心元器件。然而，当前商业闪存内硅基浮栅存储器件所需的擦写时间约在10微秒至1毫秒范围内，远低于计算单元CPU纳秒级的数据处理速度，且其循环耐久性约为10万次，也难以满足频繁的数据交互。 二维材料具有原子级厚度和无悬挂键表面，在器件集成时可有效避免窄沟道效应和界面态钉扎等问题，是实现高密度集成、高性能闪存器件的理想材料。不过，在此前的研究中，其数据擦写速度多异常缓慢，鲜有器件可同时实现高速和高循环耐久性。 根据新华社，面对这一挑战，翟天佑团队研制了一种具有边缘接触特征的新型二维浮栅晶体管器件，通过对传统金属-半导体接触区域内二硫化钼进行相转变，使其由半导体相（2H）向金属相（1T）转变，使器件内金属-半导体接触类型由传统的3D/2D面接触过渡为具有原子级锐利界面的2D/2D型边缘接触，实现了擦写速度在10纳秒至100纳秒、循环耐久性超过300万次的高性能存储器件。 报道引述翟天佑说：“通过对比传统面接触电极与新型边缘接触，该研究说明了优化制备二维浮栅存储器件内金属-半导体接触界面对改善其擦写速度、循环寿命等关键性能有重要作用。”

【让手机待机一周、性能两倍提升，IBM联合三星提出革命性新芯片架构】相较传统将晶体管以水平方式堆叠的设计，名为垂直传输场效应晶体

【让手机待机一周、性能两倍提升，IBM联合三星提出革命性新芯片架构】相较传统将晶体管以水平方式堆叠的设计，名为垂直传输场效应晶体管 （VTFET） 的芯片设计技术将晶体管以垂直方式堆叠，并且让电流也改以垂直方式流通，使晶体管数量密度再次提高之外，更大幅提高电源使用效率，并且突破目前在 1nm 制程设计面临瓶颈。 #抽屉IT

韩国研究团队开发出一种亚纳米晶体管的生长方法

韩国研究团队开发出一种亚纳米晶体管的生长方法 半导体器件的尺寸取决于栅电极的宽度和效率。由于光刻技术的限制，目前的制造工艺无法将栅极长度控制在几纳米以下。为了解决这个问题，研究小组使用二硫化钼的镜像孪生边界（MTB）作为栅极电极，这种1D金属的宽度只有0.4纳米。IBS 团队通过在原子水平上改变二维半导体的晶体结构，实现了一维 MTB 金属相。国际器件与系统路线图（IRDS）预测，到2037年，半导体技术将达到约0.5纳米，晶体管栅极长度将达到12纳米。研究团队的晶体管显示，其沟道宽度小至 3.9 纳米，超过了这一预测。基于 1D MTB 的晶体管在电路性能方面也具有优势。与当前一些在高度集成电路中面临寄生电容问题的技术（FinFET 或 GAA）不同，这种新型晶体管由于结构简单、栅极宽度小，可以最大限度地减少此类问题。 ... PC版： 手机版：

可重构晶体管可通过编程执行不同功能

可重构晶体管可通过编程执行不同功能 研究人员解释说，射频晶体管是电子电路和芯片设计技术的重大突破。可编程晶体管使用的材料与半导体工业使用的材料相同，即硅和锗，它们可以显著改善功耗和能效。传统的晶体管开发包括化学掺杂，这是一种用外来原子"污染"半导体材料的技术。掺杂过程决定了电流的流动方向，一旦晶体管被制造出来就无法改变。射频晶体管用静电掺杂取代了化学掺杂，这是一种不会永久改变半导体材料化学结构的新方法。一旦电场取代了"复杂而昂贵"的化学掺杂过程，晶体管就可以动态地重新配置，以执行不同的逻辑运算。维也纳工业大学教授沃尔特-韦伯（Walter M. Weber）说，重配置工作在"基本开关单元"，而不是将信息路由到固定的功能单元。韦伯补充说，这种方法对于构建未来的可重构计算和人工智能应用"大有可为"。研究人员于 2021 年开发出了 RFET 基本技术，现在他们已经证明可重写晶体管可用于构建芯片中的所有基本逻辑电路。最近发表的研究报告展示了一种反相器、NAND/NOR 和 XOR/XNOR 门，它们能够在运行时动态切换工作模式。静电掺杂所需的额外栅极需要占用空间，这意味着 RFET 并不像标准 CMOS 晶体管那么小。新的可编程晶体管不可能很快取代固定晶体管，但它们可以共存，并为某些灵活性至关重要的计算应用提供动力。研究人员解释说，RFET 的可重构特性可以减少逻辑电路所需的晶体管总数。更少的晶体管意味着制造芯片所需的空间更小，功耗也会降低。通过切换单个晶体管或整个电路的极性，单个电路可以提供多种功能。 ... PC版： 手机版：

英特尔展示下一代晶体管微缩技术突破，将用于未来制程节点

英特尔展示下一代晶体管微缩技术突破，将用于未来制程节点 （英文） 在IEDM 2023上，英特尔组件研究团队同样展示了其在技术创新上的持续投入，以在实现性能提升的同时，在硅上集成更多晶体管。研究人员确定了所需的关键研发领域，旨在通过高效堆叠晶体管继续实现微缩。结合背面供电和背面触点，这些技术将意味着晶体管架构技术的重大进步。随着背面供电技术的完善和新型2D通道材料的采用，英特尔正致力于继续推进摩尔定律，在2030年前实现在单个封装内集成一万亿个晶体管。 什么 #flag

香港城大研究人员找到开发性能卓越的多功能电子器件的新方法

香港城大研究人员找到开发性能卓越的多功能电子器件的新方法 电子元件（包括晶体管）的微型化已经达到了一个瓶颈，给半导体的生产带来了障碍。然而，由香港城市大学（城大）材料科学专家领导的一组研究人员推出了一种新方法，利用由混合维纳米线和纳米薄片制成的晶体管，制造出多功能、高性能的电子元件。这一突破有助于简化芯片电路设计，并促进未来灵活而节能的电子设备的发展。近几十年来，随着晶体管和集成电路的不断扩展，已经开始达到物理和经济上的极限，以可控和具有成本效益的方式制造半导体器件已成为一项挑战。晶体管尺寸的进一步扩大增加了漏电流，从而增加了功率耗散。复杂的布线网络也会对功耗产生不利影响。多值逻辑（MVL）已成为克服日益增长的功耗的一项前景广阔的技术。它超越了传统二进制逻辑系统的限制，大大减少了晶体管元件及其互连的数量，从而实现了更高的信息密度和更低的功耗。人们一直致力于构建各种多值逻辑器件，包括反双极晶体管（AAT）。反双极晶体管的突破性进展反双极器件是一类正（空穴）负（电子）电荷载流子都能在半导通道内同时传输的晶体管。然而，现有的反双极型器件主要使用二维或有机材料，这些材料对于大规模半导体器件集成来说并不稳定。此外，它们的频率特性和能效也很少被探索。针对这些限制，香港城市大学协理副校长（企业）兼材料科学与工程学系副系主任何颂贤教授领导的研究团队着手研究开发信息密度更高、互连更少的反双极器件电路，并探索其频率特性。基于 GaAsSb/MoS2 异质结的三元逆变器示意图研究小组采用先进的化学气相沉积技术制造出了一种新型的混合维异质晶体管，它结合了高质量砷化镓锑纳米线和MoS2纳米片的独特性能。革命性的混维晶体管新型反双极性晶体管性能卓越。由于混维GaAsSb/MoS2结具有很强的界面耦合和带状结构排列特性，这种异质晶体管具有突出的反双极传输特性，并能实现跨导翻转。与 CMOS 技术中的传统频率倍增器相比，转导的翻转使频率响应输入的模拟电路信号加倍，从而大大减少了所需器件的数量。何教授说："我们的混维反双极晶体管可以同时实现多值逻辑电路和频率乘法器，这在反双极晶体管应用领域尚属首次。"香港城市大学教授何颂贤多值逻辑特性简化了复杂的布线网络，降低了芯片功耗。器件尺寸的缩小以及结区的缩小使器件既快速又节能，从而实现了高性能的数字和模拟电路。"何教授说："我们的研究结果表明，混合维反双极器件能够实现具有高信息存储密度和信息处理能力的芯片电路设计。迄今为止，半导体行业的大多数研究人员都专注于器件的微型化，以保持摩尔定律的发展。但是，反双极型器件的出现显示了现有基于二进制逻辑的技术的相对优越性。这项研究开发的技术代表着向下一代多功能集成电路和电信技术迈进了一大步。"这项研究还为进一步简化复杂的集成电路设计以提高性能提供了可能。这种混维反双极性器件的跨导翻转功能显示了在数字和模拟信号处理中的广泛应用，包括三元逻辑反相器、先进光电子学和倍频电路。何教授补充说："新的器件结构预示着未来多功能电子技术革命的潜力。"编译来源：ScitechDaily ... PC版： 手机版：