韩国研究团队开发出一种亚纳米晶体管的生长方法

韩国研究团队开发出一种亚纳米晶体管的生长方法 半导体器件的尺寸取决于栅电极的宽度和效率。由于光刻技术的限制,目前的制造工艺无法将栅极长度控制在几纳米以下。为了解决这个问题,研究小组使用二硫化钼的镜像孪生边界(MTB)作为栅极电极,这种1D金属的宽度只有0.4纳米。IBS 团队通过在原子水平上改变二维半导体的晶体结构,实现了一维 MTB 金属相。国际器件与系统路线图(IRDS)预测,到2037年,半导体技术将达到约0.5纳米,晶体管栅极长度将达到12纳米。研究团队的晶体管显示,其沟道宽度小至 3.9 纳米,超过了这一预测。基于 1D MTB 的晶体管在电路性能方面也具有优势。与当前一些在高度集成电路中面临寄生电容问题的技术(FinFET 或 GAA)不同,这种新型晶体管由于结构简单、栅极宽度小,可以最大限度地减少此类问题。 ... PC版: 手机版:

相关推荐

封面图片

西电郝跃院士在超陡垂直晶体管器件研究方面取得进展

西电郝跃院士在超陡垂直晶体管器件研究方面取得进展 该工作报道一种新型晶体管器件技术,将电阻阈值开关与垂直晶体管进行集成,实现了兼具超陡亚阈值摆幅与高集成密度潜力的垂直沟道晶体管,电流开关比超过8个数量级且室温亚60mV/dec电流范围超过6个数量级,为后摩尔时代高性能晶体管技术提供了一种新的器件方案。随着集成电路制造工艺下探亚5纳米技术节点,传统的晶体管尺寸微缩路线无法像过去一样使能“器件-芯片”性能提升与成本控制。在此背景下,学术界与工业界近年来提出多种创新器件技术,以期克服常规MOSFET的技术局限。其中,三星、IBM、欧洲微电子中心(IMEC)等国际研发机构推出了垂直输运场效应晶体管(vertical-transport field-effect transistor, VTFET)器件技术。通过将电流方向从传统MOSFET的平面方向转换为垂直方向,该器件结构有望在芯片上垂直构造晶体管,从而大幅降低器件占有空间,提高集成密度。受此启发,西电研究团队采用超薄二维异质结构造VTFET半导体沟道并与电阻阈值开关(TS)垂直集成,实现超陡垂直晶体管(TS-VTFET)。这一器件技术借助超薄二维半导体出色的静电调控,大幅提升器件栅控能力;同时,借助电阻阈值开关的电压控制“绝缘-导电”相变特性,该器件的室温亚阈值摆幅达到1.52mV/dec,远低于常规MOSFET室温亚阈值摆幅高于60mV/dec的理论极限。此外,在发表的概念验证工作中,研究团队制备的超陡垂直晶体管表现出强大性能,包括电流开关比高于8个数量级、亚60mV/dec电流区间超过6个数量级、漏电流小于10fA等,为后摩尔时代高性能低功耗晶体管技术提供了一种新的方案。 ... PC版: 手机版:

封面图片

【亚1纳米制程晶体管,一个碳原子栅极厚度:清华重大突破登上Nature】目前主流工业界晶体管的栅极尺寸在12nm以上,2016年

【亚1纳米制程晶体管,一个碳原子栅极厚度:清华重大突破登上Nature】目前主流工业界晶体管的栅极尺寸在12nm以上,2016年美国实现了物理栅长为1nm的平面硫化钼晶体管,而清华大学目前实现等效的物理栅长为0.34nm。 #抽屉IT

封面图片

可重构晶体管可通过编程执行不同功能

可重构晶体管可通过编程执行不同功能 研究人员解释说,射频晶体管是电子电路和芯片设计技术的重大突破。可编程晶体管使用的材料与半导体工业使用的材料相同,即硅和锗,它们可以显著改善功耗和能效。传统的晶体管开发包括化学掺杂,这是一种用外来原子"污染"半导体材料的技术。掺杂过程决定了电流的流动方向,一旦晶体管被制造出来就无法改变。射频晶体管用静电掺杂取代了化学掺杂,这是一种不会永久改变半导体材料化学结构的新方法。一旦电场取代了"复杂而昂贵"的化学掺杂过程,晶体管就可以动态地重新配置,以执行不同的逻辑运算。维也纳工业大学教授沃尔特-韦伯(Walter M. Weber)说,重配置工作在"基本开关单元",而不是将信息路由到固定的功能单元。韦伯补充说,这种方法对于构建未来的可重构计算和人工智能应用"大有可为"。研究人员于 2021 年开发出了 RFET 基本技术,现在他们已经证明可重写晶体管可用于构建芯片中的所有基本逻辑电路。最近发表的研究报告展示了一种反相器、NAND/NOR 和 XOR/XNOR 门,它们能够在运行时动态切换工作模式。静电掺杂所需的额外栅极需要占用空间,这意味着 RFET 并不像标准 CMOS 晶体管那么小。新的可编程晶体管不可能很快取代固定晶体管,但它们可以共存,并为某些灵活性至关重要的计算应用提供动力。研究人员解释说,RFET 的可重构特性可以减少逻辑电路所需的晶体管总数。更少的晶体管意味着制造芯片所需的空间更小,功耗也会降低。通过切换单个晶体管或整个电路的极性,单个电路可以提供多种功能。 ... PC版: 手机版:

封面图片

香港城大研究人员找到开发性能卓越的多功能电子器件的新方法

香港城大研究人员找到开发性能卓越的多功能电子器件的新方法 电子元件(包括晶体管)的微型化已经达到了一个瓶颈,给半导体的生产带来了障碍。然而,由香港城市大学(城大)材料科学专家领导的一组研究人员推出了一种新方法,利用由混合维纳米线和纳米薄片制成的晶体管,制造出多功能、高性能的电子元件。这一突破有助于简化芯片电路设计,并促进未来灵活而节能的电子设备的发展。近几十年来,随着晶体管和集成电路的不断扩展,已经开始达到物理和经济上的极限,以可控和具有成本效益的方式制造半导体器件已成为一项挑战。晶体管尺寸的进一步扩大增加了漏电流,从而增加了功率耗散。复杂的布线网络也会对功耗产生不利影响。多值逻辑(MVL)已成为克服日益增长的功耗的一项前景广阔的技术。它超越了传统二进制逻辑系统的限制,大大减少了晶体管元件及其互连的数量,从而实现了更高的信息密度和更低的功耗。人们一直致力于构建各种多值逻辑器件,包括反双极晶体管(AAT)。反双极晶体管的突破性进展反双极器件是一类正(空穴)负(电子)电荷载流子都能在半导通道内同时传输的晶体管。然而,现有的反双极型器件主要使用二维或有机材料,这些材料对于大规模半导体器件集成来说并不稳定。此外,它们的频率特性和能效也很少被探索。针对这些限制,香港城市大学协理副校长(企业)兼材料科学与工程学系副系主任何颂贤教授领导的研究团队着手研究开发信息密度更高、互连更少的反双极器件电路,并探索其频率特性。基于 GaAsSb/MoS2 异质结的三元逆变器示意图研究小组采用先进的化学气相沉积技术制造出了一种新型的混合维异质晶体管,它结合了高质量砷化镓锑纳米线和MoS2纳米片的独特性能。革命性的混维晶体管新型反双极性晶体管性能卓越。由于混维GaAsSb/MoS2结具有很强的界面耦合和带状结构排列特性,这种异质晶体管具有突出的反双极传输特性,并能实现跨导翻转。与 CMOS 技术中的传统频率倍增器相比,转导的翻转使频率响应输入的模拟电路信号加倍,从而大大减少了所需器件的数量。何教授说:"我们的混维反双极晶体管可以同时实现多值逻辑电路和频率乘法器,这在反双极晶体管应用领域尚属首次。"香港城市大学教授何颂贤多值逻辑特性简化了复杂的布线网络,降低了芯片功耗。器件尺寸的缩小以及结区的缩小使器件既快速又节能,从而实现了高性能的数字和模拟电路。"何教授说:"我们的研究结果表明,混合维反双极器件能够实现具有高信息存储密度和信息处理能力的芯片电路设计。迄今为止,半导体行业的大多数研究人员都专注于器件的微型化,以保持摩尔定律的发展。但是,反双极型器件的出现显示了现有基于二进制逻辑的技术的相对优越性。这项研究开发的技术代表着向下一代多功能集成电路和电信技术迈进了一大步。"这项研究还为进一步简化复杂的集成电路设计以提高性能提供了可能。这种混维反双极性器件的跨导翻转功能显示了在数字和模拟信号处理中的广泛应用,包括三元逻辑反相器、先进光电子学和倍频电路。何教授补充说:"新的器件结构预示着未来多功能电子技术革命的潜力。"编译来源:ScitechDaily ... PC版: 手机版:

封面图片

清华大学集成电路学院团队首次实现亚 1nm 栅极长度晶体管:等效 0.34nm

清华大学集成电路学院团队首次实现亚 1nm 栅极长度晶体管:等效 0.34nm 上述相关成果以 “具有亚 1 纳米栅极长度的垂直硫化钼晶体管”()为题,于 3 月 10 日在线发表在国际顶级学术期刊《自然》(Nature)上。 论文通讯作者为清华大学集成电路学院任天令教授和田禾副教授,清华大学集成电路学院 2018 级博士生吴凡、田禾副教授、2019 级博士生沈阳为共同第一作者,其他参加研究的作者包括清华大学集成电路学院 2020 级硕士生侯展、2018 级硕士生任杰、2022 级博士生苟广洋、杨轶副教授和华东师范大学通信与电子工程学院孙亚宾副教授。 任天令教授团队长期致力于二维材料器件技术研究,从材料、器件结构、工艺、系统集成等多层次实现创新突破,先后在《自然》(Nature)、《自然・电子》(Nature Electronics)、《自然・通讯》(Nature Communications)等知名期刊以及国际电子器件会议(IEDM)等领域内顶级国际学术会议上发表多篇论文。清华大学的研究人员得到了国家自然科学基金委、科技部重点研发计划、北京市自然基金委、北京信息科学与技术国家研究中心等的支持。

封面图片

AMD与三星将联手开发先进的3纳米芯片

AMD与三星将联手开发先进的3纳米芯片 相比之下,三星为客户提供了使用更新的全周栅极(GAAFET)晶体管的能力,这种晶体管可以让芯片设计人员改善产品内部的电力流动,但也有一些缺点。据《韩国经济日报》报道,三星和 AMD 预计将深化合作,利用 3 纳米工艺技术生产下一代芯片。目前,由于只有苹果公司的 Mac 系列使用台湾台积电生产的芯片,因此大多数个人电脑都无法使用这种技术生产的芯片。三星的 3 纳米与台积电的 3 纳米不同,因为它使用的是栅极环绕(GAAFET)晶体管。GAAFET 是一种升级版晶体管设计,优于 FinFET,它允许设计人员改进电流量,因为改进后晶体管的沟道可以完全被栅极环绕。GAAFET 晶体管使用纳米线或纳米片导电。这些都需要对导线或薄片进行权衡。虽然导线提高了效率,但其较小的面积限制了它们在某些产品(如应用处理器)中的应用。另一方面,纳米片允许更多电流流过,但传导效率却有所降低。三星代工厂的图表显示了晶体管从 FinFET 到 GAAFET 再到 MBCFET 的演变过程。 图片:三星电子报道援引 AMD 首席执行官苏姿丰(Lisa Su)最近在比利时举行的一次会议上分享的 GAAFET 晶体管优于 FinFET 晶体管的观点,证明两家公司有意深化合作关系。据《韩国经济日报》报道,苏姿丰介绍了她的公司采用全方位栅极技术批量生产 AMD 下一代产品的计划。由于三星是世界上唯一一家生产 3 纳米 GAAFET 产品的公司,分析家们认为,苏的评论是这家韩国公司生产 AMD 新芯片的线索,他还认为 3 纳米 GAAFET 在性能和效率方面都优于以前的技术。合同半导体制造行业目前的态势是三星和英特尔与台积电对峙。台积电在市场上占据主导地位,而它的两个大型竞争对手正忙于采用新技术,以确保在实力雄厚的竞争对手面前取得优势。英特尔正在研究名为高 NA EUV 的先进芯片制造设备,看能否降低制造成本和复杂性。另一方面,三星不仅比台积电更早开始生产 3 纳米产品,还在其产品路线图中更早引入先进的 GAAFET 晶体管,试图从台湾公司手中夺走 3 纳米产品的市场份额。另一方面,台积电多年来一直强调可以使用传统的 EUV 机器制造芯片,并宣布将在其 2 纳米工艺中改用纳米片晶体管。栅极周围晶体管也是更小特征尺寸的结果,因为这些晶体管越小,制造商在制造 FinFET 时就越困难。 ... PC版: 手机版:

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人