台积电推出A16新型晶片制造技术 预计将于2026年量产

台积电推出A16新型晶片制造技术 预计将于2026年量产 台湾积体电路制造公司（简称台积电）公布，所推出的A16新型晶片制造技术，A16晶片预计将于2026年下半年量产。 据路透社报道，台积电星期三（4月24日）在美国加州圣克拉拉举行的一场技术论坛上，做出上述宣布。台积电高管说，人工智能晶片制造商将比智能手机制造商更早采用上述技术。 台积电说，这项新科技将允许电力从晶片背面输送到计算晶片，有助于加快人工智能晶片的运算速度，而这是台积电与美国竞争对手英特尔一直在竞争的领域。 台积电商业发展高级副总裁张晓强对记者说，因应人工智能晶片公司的需求，公司比预期更早完成A16新型晶片制造技术的开发，但未具体说明是为哪些人工智能晶片公司制造这些晶片。 张晓强说，台积电不认为需要荷兰半导体巨头阿斯麦（ASML）出产的高数值孔径（High-NA）极紫外光刻机（EUV）制造A16晶片。 英特尔上周宣布，将向阿斯麦购买制造每台售价3亿7300万美元（约5亿800万新元）的高数值孔径紫外光刻机，用于制造14A晶片。英特尔今年2月称，公司所推出的14A新型晶片制造技术，将让他们超越台积电，生产出全世界运算速度最快的晶片。 2024年4月25日 3:04 PM

台积电计划2026年下半年量产1.6纳米芯片

台积电计划2026年下半年量产1.6纳米芯片 台积电4月24日在美国加州圣克拉拉举行的一场会议上宣布，名为“A16”的新芯片制造技术将于2026年下半年量产。据《日经新闻》报道，“A16”是指1.6纳米芯片技术。称引入1.6纳米芯片制造技术可以“极大地提高逻辑芯片密度和性能”。与此同时，英特尔的目标是到2025年采用2纳米和1.8纳米技术，三星的目标是到 2027年采用1.4纳米技术。 、

台积电 发布A16制程工艺，预计2026年投产，不用 High-NA EUV 设备

台积电 发布A16制程工艺，预计2026年投产，不用 High-NA EUV 设备 他这个 A16 应该是指 16Å (1.6nm)，对应 Intel 14A 制程 但这么命名乍一看还以为是的A16

传台积电A16 1.6nm制程不会采用High-NA EUV光刻机

传台积电A16 1.6nm制程不会采用High-NA EUV光刻机 访问：NordVPN 立减 75% + 外加 3 个月时长 另有NordPass密码管理器 据台湾业界消息，台积电并没有为A16制程准备High-NA（高数值孔径）EUV光刻机，而是准备采用现有EUV光刻机生产。相比之下，英特尔、三星都将在这一节点使用最新的High-NA EUV光刻机。关于背面供电技术，英特尔原本计划在20A（2nm）制程导入，称其为“Power Via”，但后来决定推迟至14A制程采用。三星同样开发了类似的背面供电技术BSPDN，根据早些时候消息，三星代工部门首席技术官Jung Ki-tae曾宣布将于2027年将背面供电技术用于1.4nm制程。目前英特尔已经收到了ASML首台High-NA EUV光刻机，并完成组装。业界认为，台积电选择在这时推出A16制程，给英特尔与三星带来了竞争压力。虽然英特尔在High-NA EUV设备上抢先一步，但能否赶上台积电的商业化进度还有待观察。台积电决定在A16制程沿用常规EUV光刻机，也展现了其技术实力，可以在不采用最新设备的情况下，将现有EUV设备的分辨率推进到1.3nm以下。事实上，去年台积电就成功通过调整光刻胶材料、光掩模制程等方式，在提升先进制程的临界尺寸与图形精度的同时，还降低了缺陷密度。台湾分析师表示，台积电、英特尔、三星之间的竞争将进一步刺激对EUV光刻机的需求，尤其是独家供应商ASML。考虑到High-NA EUV设备产能有限，如何在三大晶圆代工巨头之间分配，势必成为一大挑战。 ... PC版： 手机版：

英特尔和微软周三宣布了芯片代工合作，微软将使用英特尔的 18A 技术制造其自研芯片。英特尔过去几年一直在推动其芯片代工业务，但进

英特尔和微软周三宣布了芯片代工合作，微软将使用英特尔的 18A 技术制造其自研芯片。英特尔过去几年一直在推动其芯片代工业务，但进展缓慢，与行业巨头台积电还相去甚远。芯片巨人的代工业务被称为 Intel Foundry，上一财季收入 2.91 亿美元，英特尔认为该业务未来能达到 150 亿美元，而台积电上一财季收入为 196 亿美元。微软去年底透露了台积电代工的自研芯片 AI 芯片 Maia 100 和云计算处理器 Cobalt 100。目前不清楚英特尔会为其代工哪款芯片。 via 匿名 标签: #英特尔 #微软 #芯片 频道: @GodlyNews1 投稿: @GodlyNewsBot

SK 海力士、台积电 宣布合作开发 HBM4 芯片，预期2026年投产

SK 海力士、台积电 宣布合作开发 HBM4 芯片，预期2026年投产 在此次合作前，所有的海力士HBM芯片都是基于公司自己的制程工艺，包括制造封装内最底层的基础裸片，然后将多层DRAM裸片堆叠在基础裸片上。 从HBM4产品开始，海力士准备用台积电的先进逻辑工艺来制造基础裸片。 另外，双方还计划合作优化 HBM 产品和台积电独有的 CoWoS 技术融合（2.5D封装）。